JPH04271420A - デバイスの活性保守方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デバイスの活性保守方
式、詳しくは、コンピュータのバス線に接続されるデバ
イスの増設あるいは交換を、コンピュータが活性化した
状態のままで行うことができる回路方式に関する。

【０００２】

【従来の技術】一般に、コンピュータは、コンピュータ
全体の動作を制御するＣＰＵと、ＣＰＵにバス線を介し
て接続されＣＰＵの制御の下で動作する記憶装置および
各種入出力装置からなる。これ等の装置には、基板にプ
リントされたものや、匡体に収容されたもの等種々あり
、デバイスと総称されている。

【０００３】図６は、ＣＰＵとｍ個のデバイスの接続関
係を示す。図６において、ＣＰＵ１に、信号線および電
源線を含むバス線２が接続されており、バス線２には分
岐線２１　、２２　…２ｍ　が並列に接続されている。 バス線２の分岐線２１　、２２　…２ｍ　は、各々のコ
ネクタ３を通じてデバイス４１　、４２　…４ｍ　に接
続されている。図６においては、デバイス４１　および
４２　はそれぞれコネクタ３によってバス線２に既に接
続されており、デバイス４ｍ　は、増設のため、バス線
２に接続されようとしていることを示す。

【０００４】図７は、デバイス４１　を例にとって、デ
バイスとバス線２との接続の様子を詳細に示す。図７に
おいて、５はパッチパネルを示す。コネクタ３は、パッ
チパネル５上に配列され、３つの接続部分３Ａ、３Ｂお
よび３Ｃから構成される。接続部分３Ａ、３Ｂおよび３
Ｃには、それぞれバス線２の＋５Ｖ線、信号線および０
Ｖ線が接続されている。

【０００５】バス出力素子６は、デバイス４１　におい
てバス線２とのインタフェースを有するＩＣである。バ
ス出力素子６は電源端子６Ａおよび６Ｂ間に所定の電源
電圧が印加されると動作可能状態となり、信号を出力端
子６Ｃから出力する。なおコンデンサ７はバス出力素子
６の保護用である。

【０００６】

【発明が解決しようとする課題】コンピュータにおいて
、デバイスを増設あるいは交換する場合、従来は、コン
ピュータ本体の動作を停止し、電源を切断した後にデバ
イスをバス線に接続し、その後あらためて電源を投入し
ていた。これは、電源を入れたままでデバイスを接続す
ると、デバイスの動作にエラーを起こしたり、場合によ
っては、バス線に既に接続されている他のデバイスのバ
ス出力素子を破壊する可能性があるからである。

【０００７】デバイスをバス線に接続する時に発生する
エラーの原因は、コンデンサ７の使用により、接続直後
のしばらくの間、バス出力素子６に供給される電源電圧
が、安定動作に必要な大きさに達しないことである。図
８はコネクタ３を接続した後に、バス出力素子６の端子
６Ａおよび６Ｂ間に印加される電源電圧の変化を示す。 接続の時刻をｔ０とすれば、電圧は時刻ｔ２で正規な値
（５Ｖ）になるまでゆるやかな曲線を描いて上昇する。

【０００８】一般に使用されているバス出力素子は、電
源電圧が規定範囲内にない間は動作が不安定なため、そ
の出力電圧を制御することができない。例えば、バス出
力素子６の規定電源電圧がＶａ　以上であるとすれば、
図８において、電圧がＶａ　になる時点ｔ１までは、バ
ス出力素子６の出力電圧を制御することはできず、従っ
て、誤った信号を出力し他のデバイスに悪影響を与える
可能性がある。

【０００９】上記の理由により、従来、デバイスを増設
あるいは交換する場合には、一旦コンピュータ本体の電
源を切断しなければならなかったものである。しかし、
複数のコンピュータが相互に接続されたマルチコンピュ
ータシステムにおいては、１つのコンピュータの電源切
断が、他のコンピュータの動作に影響を与えるため、単
独で電源切断を行うことはなかなかできない。従って、
このようなシステムにおいて、同じコンピュータ内の他
のデバイスにも他のコンピュータにも悪影響を与えるこ
となく、デバイスの増設や交換を行うことができるよう
な回路方式が要求されている。本発明は、上記要求に応
ずるためになされたもので、コンピュータの電源を切断
をすることなく活性化したままで、デバイスの増設ある
いは交換を行うことができるデバイス活性保守方式を提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によるデバイスの
活性保守方式は、コンピュータのバス線に取りはずし可
能に接続されるデバイスのインタフェース出力回路に対
して、デバイスをバス線に接続する前から、電源を供給
するバッテリと、デバイスをバス線に接続したとき、バ
ス線を通じてデバイスに外部から供給される電源の電圧
を監視し、その電圧値によりインタフェース出力回路か
らバス線への信号出力を抑止する手段とを備えて構成さ
れる。

【００１１】

【作用】上記構成により、コンピュータのバス線に接続
されるデバイスの、バス線とのインタフェースをなすイ
ンタフェース出力回路に対して、デバイスをバス線に接
続する前から、バッテリによって電源電圧を供給してお
く。これによって、インタフェース出力回路は動作可能
となり、従ってその出力電圧を制御することが可能とな
る。

【００１２】デバイスをバス線に接続したとき、バス線
を通じて外部から供給される電源電圧を監視する手段は
、外部電源の電圧値を監視し、その値に応じてインタフ
ェース出力回路の出力電圧を制御する。すなわち、電圧
値が規定範囲内にない間はインタフェース出力回路から
信号が出力されないようにし、電圧値が規定範囲内にあ
ることを確認した後に、インタフェース出力回路からバ
ス線へ信号を出力することを許す。これにより、デバイ
スの接続時に不要な信号が出力されるのを抑止し、他の
デバイスおよび他のコンピュータへの悪影響を防止する
。

【００１３】

【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。図１は、本発明の基本構成を示す
。図１において、バス出力素子８の８Ａおよび８Ｂは電
源用の端子、８Ｃは出力信号用の端子、８Ｄは制御信号
入力用の端子を示す。バス出力素子８は、端子８Ａおよ
び８Ｂ間に規定範囲内の電圧が印加されているとき制御
可能の状態になる。そして、バス出力素子８の出力端子
８Ｃから出力される信号の電圧は、端子８Ｄに供給され
る制御信号によって制御される。

【００１４】バス出力素子８の端子８Ａおよび８Ｂには
、それぞれ、バッテリ９のプラス端子およびマイナス端
子が接続される。コネクタ３の接続部分３Ａとバス出力
素子８の端子８Ａとの間には、ダイオード１０が、外部
電圧の順方向に接続される。バス出力素子８の端子８Ｂ
は、コネクタの接続部分３Ｃに接続される。そして、コ
ネクタの出力部分３Ａおよび３Ｃ間にはコンデンサ７が
接続される。

【００１５】バス出力素子８の端子８Ｄは出力素子制御
回路１１の制御信号出力端子１１Ｂに接続される。出力
素子制御回路１１の電源モニター用端子１１Ａは、コネ
クタ３の接続部分３Ａに接続される。出力素子制御回路
１１は、端子１１Ａを通じて外部の電源電圧を監視し、
その電圧値によって制御信号を端子１１Ｂから出力する
。

【００１６】図１の回路は下記のように動作する。バッ
テリ９は、バス出力素子８の動作に必要な規定範囲内の
出力電圧を有する。従って、バス出力素子８は、コネク
タ３が接続される前から、規定範囲内の電圧が供給され
ているので、制御可能な状態にある。コネクタ３を接続
すると、バス線２から外部電源電圧がダイオード１０を
通じてバス出力素子８に印加される。

【００１７】出力素子制御回路１１は外部電源電圧を監
視しており、外部電源電圧が正規の値（５Ｖ）になり、
コネクタ３の接続が完了したことを示すまでは、制御信
号によってバス出力素子８から信号を出力させないよう
に制御する。そして、コネクタの接続が完了し、正規の
外部電源電圧が供給されていることが確認されたとき、
出力素子制御回路１１は、制御信号によって、バス出力
素子８からの信号の出力を許可する。

【００１８】上述のように、コネクタ３の接続前から、
バス出力素子８は制御可能の状態におかれ、コネクタ３
の接続後に外部電源電圧が正規の値であることが確認さ
れるまで不要な信号を出力しないように制御される。従
って、コンピュータ本体の電源を切断しないまま、デバ
イスをバス線に接続しても他のデバイスに影響を与える
ことがない、また、マルチコンピュータシステムにおい
ても同様に他のコンピュータに悪影響を与えることはな
い。

【００１９】図２は、本発明の一実施例の回路構成を示
す。図２において、デバイス内部回路１４は、デバイス
固有の機能を果たすための信号を生成する回路である。 電源端子１４Ａおよび１４Ｂ間に電源電圧が印加された
とき動作可能となり、動作可能を示す信号、例えば低レ
ベル（“Ｌ”）の信号を端子１４Ｄから出力する。また
、ＣＰＵへ送ろうとする信号を出力端子１４Ｃから出力
する。

【００２０】インタフェース出力回路１２は、デバイス
内部回路１４とバス線２との間のインタフェースを形成
し、デバイス内部回路１４の出力信号に関してゲートの
役割を有する。インタフェース出力制御回路１３は、イ
ンタフェース出力回路１２のゲートの開閉を制御する役
割を有する。

【００２１】コネクタ３の接続部分３Ａは、ダイオード
１５を介してインタフェース出力回路１２の電源端子１
２Ａに、また直接に、インタフェース出力制御回路１３
の電圧モニタ用端子１３Ｃおよびデバイス内部回路１４
の電源端子１４Ａと接続される。コネクタ３の接続部分
３Ｃは、インタフェース出力回路１２の接地端子１２Ｂ
、インタフェース出力制御回路１３の接地端子１３Ｂ、
バッテリ９のマイナス端子、およびデバイス内部回路１
４の接地端子１４Ｂに接続される。

【００２２】バッテリ９のプラス端子は、ダイオード１
６を介してインタフェース出力回路１２の電源端子１２
Ａおよびインタフェース出力制御回路１３の電源端子１
３Ａと接続される。これにより、インタフェース出力回
路１２およびインタフェース出力制御回路１３は、コネ
クタ３の接続前に、規定範囲内の電源電圧を供給され、
動作可能状態にある。インタフェース出力制御回路１３
の電源モニタ端子１３Ｃは外部電源電圧を監視するため
にコネクタ３の接続部分３Ａと接続される。制御信号を
出力する端子１３Ｄはインタフェース出力回路１２の制
御信号入力端子１２Ｄと接続される

【００２３】デバイス内部回路１４の信号出力端子１４
Ｃおよび１４Ｄは、それぞれ、インタフェース出力回路
１２の信号入力端子１２Ｅおよび１２Ｆと接続される。 図２に示す回路は、下記のように動作する。コネクタ３
の接続前において、インタフェース出力回路１２および
インタフェース出力制御回路１３は、バッテリ９から規
定範囲内の電源電圧が印加されるので、それぞれ制御可
能および動作可能の状態にある。つまり、インタフェー
ス出力回路１２は端子１２Ｄから入力する制御信号の制
御の下で、入力端子１２Ｅに入力する信号を出力端子１
２Ｃから出力する。また、インタフェース出力制御回路
１３は接続部分３Ａの電圧を監視している。

【００２４】コネクタ３を接続すると、接続部分３Ａお
よび３Ｃを通じて、図８に示すような外部電源電圧がイ
ンタフェース出力回路１２、インタフェース出力制御回
路１３およびデバイス内部回路１４に供給される。デバ
イス内部回路１４は出力端子１４Ｃおよび１４Ｄから信
号をインタフェース出力回路１２を介してコネクタ３の
接続部分３Ｂへ出力しようとする。しかし、インタフェ
ース出力制御回路１３は外部電源電圧を監視し、外部電
源電圧が正規の値になるまで制御信号によってインタフ
ェース出力回路１２の出力端子１２Ｃからの出力を抑止
するように働く。

【００２５】図３は、インタフェース出力回路１２の実
施例を示す。図３において、端子１２Ｅはインバータ１
７の入力端子と接続される。このインバータ１７の出力
端子は端子１２Ｃと接続される。端子１２ＦはＮＯＲ回
路１８の一方の入力端子と接続される。ＮＯＲ回路１８
の他方の入力端子は端子１２Ｄと接続される。ＮＯＲ回
路１８の出力端子はインバータ１７の制御端子に接続さ
れる。

【００２６】デバイス内部回路１４は電源が供給される
と、出力端子１４Ｄから動作可能を示す“Ｌ”の信号を
インタフェース出力回路１２の端子１２Ｆへ出力する。 インタフェース出力制御回路１３は外部電源電圧が正規
の値になるまでは高レベル（“Ｈ”）の制御信号を出力
する。端子１２Ｄに供給される制御信号が“Ｈ”の間は
、ＮＯＲ回路１８の出力信号は“Ｌ”であり、従ってイ
ンバータ１７は動作しない。外部電源電圧が正規の値に
なると、インタフェース出力制御回路１３は制御信号の
レベルを“Ｌ”にする。これによってＮＯＲ回路１８の
出力は“Ｈ”となり、これによってインバータ１７は動
作可能となり、デバイス内部回路１４の出力端子１４Ｃ
から端子１２Ｅに入力する信号を反転し、端子１２Ｃへ
出力する。上記のようにインタフェース出力回路１２は
、端子１２Ｄに入力する制御信号の論理値によって、デ
バイス内部回路１４の出力信号を通過させあるいは阻止
するゲートの機能を果たす。

【００２７】図４は、インタフェース出力制御回路１３
の実施例を示す。図４において、コネクタ３の接続部分
３Ａと接続される端子１３Ｃと接地端子１３Ｂとの間に
、ツエナダイオード２１と抵抗器２２の直列回路が接続
される。ツエナダイオード２１と抵抗器２２の接続点は
、トランジスタ１９のベースに接続される。トランジス
タ１９のエミッタは接地端子１３Ｂと接続され、コレク
タは抵抗器２３を通じて電源端子１３Ａと接続されると
共に、制御信号の出力端子１３Ｄと接続される。

【００２８】コネクタ３の接続前は、端子１３Ｃには外
部電源が印加されておらず、トランジスタ１９はオフで
ある。従って、制御信号出力端子１３Ｄからは、端子１
３Ａのバッテリ電圧を抵抗器２３により分圧した“Ｈ”
の制御信号が出力される。コネクタ３が接続され、端子
１３Ｃの電圧が上昇して行く。ツエナダイオード２１の
両端電圧は一定に保持され、従って、トランジスタ１９
のベースーエミッタ間電圧の上昇によりトランジスタ１
９はオンとなる。その結果、端子１３Ｄの電圧は接地電
圧となる。図３のインタフェース出力回路１２および図
４のインタフェース出力制御回路１３を、図２に適用す
ることにより図１で述べたような機能を有する回路が得
られる。

【００２９】図５は、本発明の他の実施例を示す。図５
において、インタフェース出力回路２４、インタフェー
ス出力制御回路２５およびデバイス内部回路２６の機能
は、基本的に図２における各回路１２、１３および１４
と同じである。図５の回路においては、バッテリ９は、
ダイオード２８を介して、インタフェース出力回路２４
およびインタフェース出力制御回路２５のみならず、デ
バイス内部回路２６にも接続される。これによって、デ
バイス内部回路２６は、コネクタ３を接続したときに、
より確実な起動が保証される。インタフェース出力回路
２４およびインタフェース出力制御回路２５として、図
３および図４に示す各回路を適用することができる。

【００３０】

【発明の効果】本発明により、コンピュータ本体の電源
を切断することなくデバイスの増設あるいは交換を行う
ことが可能となるのでマルチコンピュータシステムの保
守作業の効率向上ならびにデバイス接続時における不要
のトラブル除去に寄与する。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明の実施例の構成を示す図である。

【図３】図２のインタフェース出力回路の実施例を示す
図である。

【図４】図２のインタフェース出力制御回路の実施例を
示す図である。

【図５】本発明の他の実施例の構成を示す図である。

【図６】従来の技術を説明するための図である。

【図７】従来の技術を説明するための図である。

【図８】従来の技術を説明するための図である。

【符号の説明】

１　　　　ＣＰＵ ２　　　　バス線 ３　　　　コネクタ ３Ａ，３Ｂ，３Ｃ　　　　接続部分 ４１　〜４ｍ　　　　　デバイス ５　　　　パッチパネル ６　　　　バス出力素子 ７　　　　コンデンサ ８　　　　バス出力素子 ９　　　　バッテリ １０，１５，１６，２７，２８　　　　ダイオード１１
　　　　出力素子制御回路 １２　　　　インタフェース出力回路 １３　　　　インタフェース出力制御回路１４　　　　
デバイス内部回路 １７　　　　インバータ １８　　　　ＮＯＲ回路 １９　　　　トランジスタ ２１　　　　ツエナダイオード ２２，２３　　　　抵抗器 ２４　　　　インタフェース出力回路 ２５　　　　インタフェース出力制御回路２６　　　　
デバイス内部回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　コンピュータのバス線に取りはずし可
   能に接続されるデバイスのインタフェース出力回路に対
   して、前記デバイスをバス線に接続する前から電源を供
   給する手段と、前記デバイスを前記バス線に接続したと
   き、前記バス線を通じて前記デバイスに外部から供給さ
   れる電源の電圧を監視し、その電圧値により前記インタ
   フェース出力回路から前記バス線への信号出力を抑止す
   る手段とを備えることを特徴とするデバイスの活性保守
   方式。
2. 【請求項２】　　前記電源を供給する手段は、前記イン
   タフェース出力回路に接続されたバッテリであることを
   特徴とする請求項１のデバイスの活性保守方式。