JP2004317365A - 制御機器用リセットicの故障検出回路 - Google Patents
制御機器用リセットicの故障検出回路 Download PDFInfo
- Publication number
- JP2004317365A JP2004317365A JP2003113114A JP2003113114A JP2004317365A JP 2004317365 A JP2004317365 A JP 2004317365A JP 2003113114 A JP2003113114 A JP 2003113114A JP 2003113114 A JP2003113114 A JP 2003113114A JP 2004317365 A JP2004317365 A JP 2004317365A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- failure detection
- failure
- signal
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
【課題】リセットICの故障発生を容易に検出でき、システムの安全性が確保される制御機器用リセットICの故障検出回路を提供する。
【解決手段】各々に故障検出IC11,12を備えたリセットIC9,10を設け、故障検出IC11,12は相互監視機能を持ち、一方のリセットICの故障により該故障検出ICのリセット動作が正常に行われずリセット解除後の動作が不安定になった場合、もう一方のリセット動作が正常に行われた故障検出ICが相互監視により動作不良を検出することでリセットICの故障を検出し、リセットIC故障検出信号16,17を制御機器内部回路IC1のリセット信号として使用し、前記故障検出ICが相互監視により正常にリセット動作が完了したのを確認した場合のみ、制御機器内部回路IC1が必要とするリセットパルス幅以上を経た後、リセット解除するようにした。
【選択図】 図1
【解決手段】各々に故障検出IC11,12を備えたリセットIC9,10を設け、故障検出IC11,12は相互監視機能を持ち、一方のリセットICの故障により該故障検出ICのリセット動作が正常に行われずリセット解除後の動作が不安定になった場合、もう一方のリセット動作が正常に行われた故障検出ICが相互監視により動作不良を検出することでリセットICの故障を検出し、リセットIC故障検出信号16,17を制御機器内部回路IC1のリセット信号として使用し、前記故障検出ICが相互監視により正常にリセット動作が完了したのを確認した場合のみ、制御機器内部回路IC1が必要とするリセットパルス幅以上を経た後、リセット解除するようにした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は制御機器用のリセットICの故障検出回路に関する。
【0002】
【従来の技術】
図5のようなリセットICを備えた制御機器回路は公知である(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平10−70559号公報
【0004】
このようなリセットICを備えた制御機器回路において、1はリセットが必要な内部回路IC、2はリセット信号RESET*(4)を発生するリセットICであり、VCC電源(3)が所定の電圧に達した時点から所定の時間RESET*(4)信号をLOWの後、HIGHにすることで内部回路IC(1)のリセット動作を行なうようにしている。
図6はこの回路の動作を説明したものである。
リセットIC(2)は電源VCC(3)が所定の電圧に達した時点からリセット信号(RESET*(4))を所定時間(Tres(6))LOWとして出力する。このときTres(6)は内部回路IC(1)が必要とするリセットパルス幅(Tic_res(5))より長くなければならない(Tres(6))>(Tic_res(5))。その後RESET*(4)信号は解除(HIGH)され内部回路IC(1)は正常起動される。
【0005】
【発明が解決しようとする課題】
ところが、図5に示す従来技術ではリセットIC(2)が故障により図7に示すようにTic_res(5)よりも早くRESET*(4)信号を解除してしまうと、内部回路IC(1)を正常にリセットできず回路が誤動作する可能性があり安全性に問題があった。
また、制御機器システムが正常に起動されないことから、ソフトウェアによる自己診断機能等も使用できず故障個所の特定に時間がかかっていた。
そこで、本発明は、これらの課題を解決するためになされたもので、制御機器の誤動作を防止し安全性を確保すると共にリセットICの故障を容易に発見できるようにすることを目的とする。
【0006】
【課題を解決するための手段】
上記問題を解決するため、内部回路ICを備えた制御機器用リセットICの故障検出回路の第1の発明は、前記リセットICの故障を検出するために各々に故障検出ICを備えた二重化されたリセットICを備え、前記故障検出ICは相互監視機能を持ち、一方のリセットICの故障により該故障検出ICのリセット動作が正常に行われずリセット解除後の動作が不安定になった場合、もう一方のリセット動作が正常に行われた故障検出ICが相互監視により動作不良を検出することで前記リセットICの故障を検出し、前記リセットIC故障検出信号として外部に出力することを特徴とする。
このような構成にすることにより、いずれかのリセットICの故障発生を容易に検出できるようになる。
また、第2の発明は、前記リセットIC故障検出信号を前記制御機器内部回路ICのリセット信号として使用し、前記故障検出ICが相互監視により正常にリセット動作が完了したのを確認した場合のみ、前記制御機器内部回路ICが必要とするリセットパルス幅以上を経た後リセット解除することを特徴とする。
このような構成にすることにより、リセットIC正常時は内部回路ICを正常にリセット起動させ、リセットIC故障時は制御機器内部ICのリセットが解除されないことになるので、システムが起動されないことからシステムの安全性が確保されることとなる。
【0007】
【発明の実施の形態】
以下、本発明の実施形態について図に基づいて詳細に説明する。
図1は本発明の第1の実施形態に係る制御機器回路である。
図において、1は内部回路のリセットが必要な内部回路ICであり、リセット信号RESET*(4)がリセット端子に入力されることによりリセットされる。
9は二重化された第1リセットIC、10は二重化された第2リセットICであり、VCC電源(3)が所定の電圧に達すると第1リセット信号RESET*(14)、第2リセット信号RESET*(15)を各々出力する。
11は第1故障検出IC、12は第2故障検出ICであり、後述する相互監視することにより互いの正常動作を相互確認する。
16は相互確認の結果故障があったことを示す第2リセットIC故障検出信号及び17は相互確認の結果故障があったことを示す第1リセットIC故障検出信号である。
13は第1リセットIC故障検出信号(17)と第2リセットIC故障検出信号(16)とのORをとるOR素子である。
18は外部にリセットICの異常を知らせるリセットIC故障検出信号である。
19は第1故障検出IC(11)が初期化完了時に第2故障検出IC(12)に初期化完了状態を知らせることで相互監視を行なうための信号、20は逆に第2故障検出IC(12)が初期化完了時に第1故障検出IC(11)に初期化完了状態を知らせることで相互監視を行なうための信号である。
図2は故障検出ICの行う処理シーケンスを示すもので、(a)は第1故障検出IC(11)の、(b)は第2故障検出IC(12)のそれぞれ行う処理シーケンスを示している。
図3は本発明の正常時の波形である。
【0008】
まず、正常時の動作を図1〜図3に従って説明する。
図1のVCC電源(3)が所定の電圧に達すると、第1リセットIC(9)及び第2リセットIC(10)はそれぞれ第1リセット信号RESET*(14)及びRESET2*(15)を、所定の時間(Tres(6)、図3)だけLOWレベルで出力する(図2の▲1▼の処理)。
図3のTres(6)の時間は、第1故障検出IC(11)及び第2故障検出IC(12)が初期化処理に必要とするリセットパルス幅(Tdet_res(7))より長い時間に設定する必要があり、これより短い時間では第1故障検出IC(11),第2故障検出IC(12)が誤動作する可能性がある(図2の▲2▼の処理)。
第1リセット信号RESET*(14)及び第2リセット信号RESET*(15)の解除(HIGH)後(図2の▲3▼の処理)、第1故障検出IC(11)及び第2故障検出故障検出IC(12)は初期化完了を互いに知らせることで相互監視を行なうため、相互監視信号19,20(図1)を各々出力する(図2の▲4▼の処理)。
第1故障検出IC(11)は第2故障検出IC(12)が出力する相互監視信号(19)をチェックし、また第2故障検出IC(12)は第1故障検出IC(11)が出力する相互監視信号(20)をチェックする(図2の▲5▼▲6▼の処理)。
以上の処理が正常に行われた場合、図1の内部回路IC(1)にリセットをかけるため第1故障検出IC(11)、第2故障検出IC(12)は内部回路IC(1)が必要とするリセットパルス幅(Tic_res(5))以上、第2リセットIC故障検出信号(16)及び第1リセットIC故障検出信号(17)をLOWのまま所定時間(Tres_A(8)、図3)保持する(図2の▲8▼の処理)。
その後、内部回路IC(1)のリセットを解除し、システムを正常起動させると共に、リセット処理が正常に行われたことを知らせるため第2リセットIC故障検出信号(16)及び第1リセットIC故障検出信号(17)をHIGHで出力する(図2の▲9▼の処理)。
OR素子(13)にてORされ、リセットIC故障検出信号(18)をHIGHで出力し、異常が無かったことを外部に知らせると共に、リセット信号RESET*(4)信号により、内部回路IC(1)のリセットを解除し制御機器内部回路を起動させる。
【0009】
一方、図4は本発明の異常時の波形である。
次に異常時の動作を図1、図2、および図4に従い説明する。
ここでは第2リセットIC(10)が故障したことを例にする。
VCC電源(3)が所定の電圧に達した後、第1リセット信号RESET1*(14)は正常に出力されたが、第2リセット信号RESET2*(15)が故障検出ICのリセットパルス幅(Tdet_res)(7、図4)よりも短い時間でリセット解除(HIGH)されてしまった場合、第2故障検出IC(12)は誤動作し、初期化処理完了による相互監視信号(20)を出力(図2の▲4▼の処理)することができない。
一方、第1故障検出IC(11)は第1リセット信号RESET1*(14)解除(HIGH)後、正常に起動され相互監視信号チェック(20)を行い(図2の▲5▼の処理)、タイムアウト(図2の▲6▼の処理)により、第2故障検出IC(12)の異常を検出し、第2リセットIC故障検出信号(16)として異常(LOW)出力する(図2の▲7▼の処理)。
OR素子(13)を介して外部にリセットIC故障検出信号(18)を異常(LOW)として出力すると共に、内部回路IC(1)へのリセット信号RESET*(4)は解除されないためシステムは起動せず安全性が確保される。
【0010】
【発明の効果】
以上述べたように、本発明により安全性が要求される制御機器において、リセットICが故障した場合、リセットICの二重化及び、制御機器内部回路のリセットICの故障を検出し外部に出力することで、制御機器の誤動作を防止し安全性を確保すると共にリセットIC故障の発見を容易にすることが可能となる。
【図面の簡単な説明】
【図1】本発明の制御機器回路である。
【図2】故障検出ICの行う処理シーケンスを示すもので、(a)は第1故障検出IC(11)の、(b)は第2故障検出IC(12)のそれぞれ行う処理シーケンスを示している。
【図3】本発明の正常時の波形である。
【図4】本発明の異常時の波形である。
【図5】従来の制御機器回路である。
【図6】従来の正常時の波形である。
【図7】従来の異常時の波形である。
【符号の説明】
1:制御機器内部回路IC
2:リセットIC
3:VCC電源
4:内部回路ICへのRESET*信号
5:内部回路ICが必要とするリセットパルス幅(Tic_res)
6:リセットIC及び、第1および第2リセットICが生成するリセット信号のパルス幅(Tres)
7:第1および第2故障検出ICが必要とするリセットパルス幅(Tdet_res)
8:第1および第2故障検出ICが生成するリセット信号のパルス幅(Tres_A)
9:第1リセットIC
10:第2リセットIC
11:第1故障検出IC
12:第2故障検出IC
13:OR素子
14:第1リセットICのリセット信号(RESET1*)
15:第2リセットICのリセット信号(RESET2*)
16:第2リセットIC故障検出信号
17:第1リセットIC故障検出信号
18:リセットIC故障検出信号
19:相互監視信号(第1故障検出IC(11)の初期化完了)
20:相互監視信号(第2故障検出IC(12)の初期化完了)
【発明の属する技術分野】
本発明は制御機器用のリセットICの故障検出回路に関する。
【0002】
【従来の技術】
図5のようなリセットICを備えた制御機器回路は公知である(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開平10−70559号公報
【0004】
このようなリセットICを備えた制御機器回路において、1はリセットが必要な内部回路IC、2はリセット信号RESET*(4)を発生するリセットICであり、VCC電源(3)が所定の電圧に達した時点から所定の時間RESET*(4)信号をLOWの後、HIGHにすることで内部回路IC(1)のリセット動作を行なうようにしている。
図6はこの回路の動作を説明したものである。
リセットIC(2)は電源VCC(3)が所定の電圧に達した時点からリセット信号(RESET*(4))を所定時間(Tres(6))LOWとして出力する。このときTres(6)は内部回路IC(1)が必要とするリセットパルス幅(Tic_res(5))より長くなければならない(Tres(6))>(Tic_res(5))。その後RESET*(4)信号は解除(HIGH)され内部回路IC(1)は正常起動される。
【0005】
【発明が解決しようとする課題】
ところが、図5に示す従来技術ではリセットIC(2)が故障により図7に示すようにTic_res(5)よりも早くRESET*(4)信号を解除してしまうと、内部回路IC(1)を正常にリセットできず回路が誤動作する可能性があり安全性に問題があった。
また、制御機器システムが正常に起動されないことから、ソフトウェアによる自己診断機能等も使用できず故障個所の特定に時間がかかっていた。
そこで、本発明は、これらの課題を解決するためになされたもので、制御機器の誤動作を防止し安全性を確保すると共にリセットICの故障を容易に発見できるようにすることを目的とする。
【0006】
【課題を解決するための手段】
上記問題を解決するため、内部回路ICを備えた制御機器用リセットICの故障検出回路の第1の発明は、前記リセットICの故障を検出するために各々に故障検出ICを備えた二重化されたリセットICを備え、前記故障検出ICは相互監視機能を持ち、一方のリセットICの故障により該故障検出ICのリセット動作が正常に行われずリセット解除後の動作が不安定になった場合、もう一方のリセット動作が正常に行われた故障検出ICが相互監視により動作不良を検出することで前記リセットICの故障を検出し、前記リセットIC故障検出信号として外部に出力することを特徴とする。
このような構成にすることにより、いずれかのリセットICの故障発生を容易に検出できるようになる。
また、第2の発明は、前記リセットIC故障検出信号を前記制御機器内部回路ICのリセット信号として使用し、前記故障検出ICが相互監視により正常にリセット動作が完了したのを確認した場合のみ、前記制御機器内部回路ICが必要とするリセットパルス幅以上を経た後リセット解除することを特徴とする。
このような構成にすることにより、リセットIC正常時は内部回路ICを正常にリセット起動させ、リセットIC故障時は制御機器内部ICのリセットが解除されないことになるので、システムが起動されないことからシステムの安全性が確保されることとなる。
【0007】
【発明の実施の形態】
以下、本発明の実施形態について図に基づいて詳細に説明する。
図1は本発明の第1の実施形態に係る制御機器回路である。
図において、1は内部回路のリセットが必要な内部回路ICであり、リセット信号RESET*(4)がリセット端子に入力されることによりリセットされる。
9は二重化された第1リセットIC、10は二重化された第2リセットICであり、VCC電源(3)が所定の電圧に達すると第1リセット信号RESET*(14)、第2リセット信号RESET*(15)を各々出力する。
11は第1故障検出IC、12は第2故障検出ICであり、後述する相互監視することにより互いの正常動作を相互確認する。
16は相互確認の結果故障があったことを示す第2リセットIC故障検出信号及び17は相互確認の結果故障があったことを示す第1リセットIC故障検出信号である。
13は第1リセットIC故障検出信号(17)と第2リセットIC故障検出信号(16)とのORをとるOR素子である。
18は外部にリセットICの異常を知らせるリセットIC故障検出信号である。
19は第1故障検出IC(11)が初期化完了時に第2故障検出IC(12)に初期化完了状態を知らせることで相互監視を行なうための信号、20は逆に第2故障検出IC(12)が初期化完了時に第1故障検出IC(11)に初期化完了状態を知らせることで相互監視を行なうための信号である。
図2は故障検出ICの行う処理シーケンスを示すもので、(a)は第1故障検出IC(11)の、(b)は第2故障検出IC(12)のそれぞれ行う処理シーケンスを示している。
図3は本発明の正常時の波形である。
【0008】
まず、正常時の動作を図1〜図3に従って説明する。
図1のVCC電源(3)が所定の電圧に達すると、第1リセットIC(9)及び第2リセットIC(10)はそれぞれ第1リセット信号RESET*(14)及びRESET2*(15)を、所定の時間(Tres(6)、図3)だけLOWレベルで出力する(図2の▲1▼の処理)。
図3のTres(6)の時間は、第1故障検出IC(11)及び第2故障検出IC(12)が初期化処理に必要とするリセットパルス幅(Tdet_res(7))より長い時間に設定する必要があり、これより短い時間では第1故障検出IC(11),第2故障検出IC(12)が誤動作する可能性がある(図2の▲2▼の処理)。
第1リセット信号RESET*(14)及び第2リセット信号RESET*(15)の解除(HIGH)後(図2の▲3▼の処理)、第1故障検出IC(11)及び第2故障検出故障検出IC(12)は初期化完了を互いに知らせることで相互監視を行なうため、相互監視信号19,20(図1)を各々出力する(図2の▲4▼の処理)。
第1故障検出IC(11)は第2故障検出IC(12)が出力する相互監視信号(19)をチェックし、また第2故障検出IC(12)は第1故障検出IC(11)が出力する相互監視信号(20)をチェックする(図2の▲5▼▲6▼の処理)。
以上の処理が正常に行われた場合、図1の内部回路IC(1)にリセットをかけるため第1故障検出IC(11)、第2故障検出IC(12)は内部回路IC(1)が必要とするリセットパルス幅(Tic_res(5))以上、第2リセットIC故障検出信号(16)及び第1リセットIC故障検出信号(17)をLOWのまま所定時間(Tres_A(8)、図3)保持する(図2の▲8▼の処理)。
その後、内部回路IC(1)のリセットを解除し、システムを正常起動させると共に、リセット処理が正常に行われたことを知らせるため第2リセットIC故障検出信号(16)及び第1リセットIC故障検出信号(17)をHIGHで出力する(図2の▲9▼の処理)。
OR素子(13)にてORされ、リセットIC故障検出信号(18)をHIGHで出力し、異常が無かったことを外部に知らせると共に、リセット信号RESET*(4)信号により、内部回路IC(1)のリセットを解除し制御機器内部回路を起動させる。
【0009】
一方、図4は本発明の異常時の波形である。
次に異常時の動作を図1、図2、および図4に従い説明する。
ここでは第2リセットIC(10)が故障したことを例にする。
VCC電源(3)が所定の電圧に達した後、第1リセット信号RESET1*(14)は正常に出力されたが、第2リセット信号RESET2*(15)が故障検出ICのリセットパルス幅(Tdet_res)(7、図4)よりも短い時間でリセット解除(HIGH)されてしまった場合、第2故障検出IC(12)は誤動作し、初期化処理完了による相互監視信号(20)を出力(図2の▲4▼の処理)することができない。
一方、第1故障検出IC(11)は第1リセット信号RESET1*(14)解除(HIGH)後、正常に起動され相互監視信号チェック(20)を行い(図2の▲5▼の処理)、タイムアウト(図2の▲6▼の処理)により、第2故障検出IC(12)の異常を検出し、第2リセットIC故障検出信号(16)として異常(LOW)出力する(図2の▲7▼の処理)。
OR素子(13)を介して外部にリセットIC故障検出信号(18)を異常(LOW)として出力すると共に、内部回路IC(1)へのリセット信号RESET*(4)は解除されないためシステムは起動せず安全性が確保される。
【0010】
【発明の効果】
以上述べたように、本発明により安全性が要求される制御機器において、リセットICが故障した場合、リセットICの二重化及び、制御機器内部回路のリセットICの故障を検出し外部に出力することで、制御機器の誤動作を防止し安全性を確保すると共にリセットIC故障の発見を容易にすることが可能となる。
【図面の簡単な説明】
【図1】本発明の制御機器回路である。
【図2】故障検出ICの行う処理シーケンスを示すもので、(a)は第1故障検出IC(11)の、(b)は第2故障検出IC(12)のそれぞれ行う処理シーケンスを示している。
【図3】本発明の正常時の波形である。
【図4】本発明の異常時の波形である。
【図5】従来の制御機器回路である。
【図6】従来の正常時の波形である。
【図7】従来の異常時の波形である。
【符号の説明】
1:制御機器内部回路IC
2:リセットIC
3:VCC電源
4:内部回路ICへのRESET*信号
5:内部回路ICが必要とするリセットパルス幅(Tic_res)
6:リセットIC及び、第1および第2リセットICが生成するリセット信号のパルス幅(Tres)
7:第1および第2故障検出ICが必要とするリセットパルス幅(Tdet_res)
8:第1および第2故障検出ICが生成するリセット信号のパルス幅(Tres_A)
9:第1リセットIC
10:第2リセットIC
11:第1故障検出IC
12:第2故障検出IC
13:OR素子
14:第1リセットICのリセット信号(RESET1*)
15:第2リセットICのリセット信号(RESET2*)
16:第2リセットIC故障検出信号
17:第1リセットIC故障検出信号
18:リセットIC故障検出信号
19:相互監視信号(第1故障検出IC(11)の初期化完了)
20:相互監視信号(第2故障検出IC(12)の初期化完了)
Claims (2)
- 内部ICを備えた制御機器用リセットICの故障検出回路であって、前記リセットICの故障を検出するために各々に故障検出ICを備えた二重化されたリセットICを備え、前記故障検出ICは相互監視機能を持ち、一方のリセットICの故障により該故障検出ICのリセット動作が正常に行われずリセット解除後の動作が不安定になった場合、もう一方のリセット動作が正常に行われた故障検出ICが相互監視により動作不良を検出することで前記リセットICの故障を検出し、前記リセットIC故障検出信号として外部に出力することを特徴とする制御機器用リセットICの故障検出回路。
- 前記リセットIC故障検出信号を前記制御機器内部回路ICのリセット信号として使用し、前記故障検出ICが相互監視により正常にリセット動作が完了したのを確認した場合のみ、前記制御機器内部回路ICが必要とするリセットパルス幅以上を経た後リセット解除することを特徴とする請求項1記載の制御機器用リセットICの故障検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003113114A JP2004317365A (ja) | 2003-04-17 | 2003-04-17 | 制御機器用リセットicの故障検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003113114A JP2004317365A (ja) | 2003-04-17 | 2003-04-17 | 制御機器用リセットicの故障検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004317365A true JP2004317365A (ja) | 2004-11-11 |
Family
ID=33473149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003113114A Pending JP2004317365A (ja) | 2003-04-17 | 2003-04-17 | 制御機器用リセットicの故障検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004317365A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104495A (ja) * | 2007-10-25 | 2009-05-14 | Meidensha Corp | リセット信号監視回路 |
CN113629874A (zh) * | 2021-08-23 | 2021-11-09 | 国网吉林省电力有限公司白城供电公司 | 输电线路多状态感知及趋势预警平台 |
-
2003
- 2003-04-17 JP JP2003113114A patent/JP2004317365A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104495A (ja) * | 2007-10-25 | 2009-05-14 | Meidensha Corp | リセット信号監視回路 |
CN113629874A (zh) * | 2021-08-23 | 2021-11-09 | 国网吉林省电力有限公司白城供电公司 | 输电线路多状态感知及趋势预警平台 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5163807B2 (ja) | マイコン相互監視システム及びマイコン相互監視方法 | |
JP2011043957A (ja) | 障害監視回路、半導体集積回路及び故障個所特定方法 | |
KR20150039508A (ko) | 와치독 장치 및 와치독 제어방법 | |
US7137036B2 (en) | Microcontroller having an error detector detecting errors in itself as well | |
JP5094777B2 (ja) | 車載用電子制御装置 | |
JP6563047B2 (ja) | 警報処理回路および警報処理方法 | |
US10606703B2 (en) | Monitoring circuit | |
JP2004317365A (ja) | 制御機器用リセットicの故障検出回路 | |
JP2002215557A (ja) | Pciバスの障害解析容易化方式 | |
JP2009003663A (ja) | 電源制御装置 | |
US11301328B2 (en) | Method for operating a microcontroller and microcontroller by executing a process again when the process has not been executed successfully | |
JP2004326405A (ja) | ウオッチドッグタイマ回路の状態監視方式 | |
KR20130094263A (ko) | 에러 상태 신호를 출력하기 위한 에러 신호 처리 유닛, 장치 및 방법 | |
US10671027B2 (en) | Electronic component monitoring method and apparatus | |
JP2004310291A (ja) | ウォッチドッグタイマ故障検出回路を備えたcpuシステム | |
JP5713386B2 (ja) | クロック動的切替制御装置 | |
JP2706027B2 (ja) | プログラマブルコントローラ | |
JP6457149B2 (ja) | 電子制御装置 | |
JP3006330B2 (ja) | データ処理装置のクロック衝突検知回路 | |
JPH02234241A (ja) | リセット・リトライ回路 | |
JPH0371217A (ja) | 電源供給制御システム | |
JPH0449461A (ja) | バスロック解除方式 | |
JP2001004683A (ja) | 自己点検装置 | |
JP2005250524A (ja) | コンピュータシステム | |
JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 |