KR20150039508A - 와치독 장치 및 와치독 제어방법 - Google Patents

와치독 장치 및 와치독 제어방법 Download PDF

Info

Publication number
KR20150039508A
KR20150039508A KR20130118166A KR20130118166A KR20150039508A KR 20150039508 A KR20150039508 A KR 20150039508A KR 20130118166 A KR20130118166 A KR 20130118166A KR 20130118166 A KR20130118166 A KR 20130118166A KR 20150039508 A KR20150039508 A KR 20150039508A
Authority
KR
South Korea
Prior art keywords
token
mcu
watchdog
module
generated
Prior art date
Application number
KR20130118166A
Other languages
English (en)
Other versions
KR102080453B1 (ko
Inventor
박재현
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020130118166A priority Critical patent/KR102080453B1/ko
Priority to CN201410366991.5A priority patent/CN104516788B/zh
Priority to US14/477,742 priority patent/US9606849B2/en
Publication of KR20150039508A publication Critical patent/KR20150039508A/ko
Application granted granted Critical
Publication of KR102080453B1 publication Critical patent/KR102080453B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment

Abstract

본 발명은 메인MCU와, 서브MCU와, 상기 메인MCU와 상기 서브MCU를 연결하는 SPI통신의 와치독 장치로서, 시드값을 생성하고 생성된 상기 시드값을 이용하여 적어도 둘의 토큰을 발생시키는 토큰발생부; 발생된 상기 토큰에 대응하여 각각 와치독 신호를 생성하는 와치독신호생성부;및 생성된 상기 와치독 신호가 정상 상태인지 판단하는 판단부;를 포함하는 와치독 장치를 제공하여, 구성의 추가 없이 소프트웨어적 로직만으로 MCU의 이상 여부을 감지할 수 있는 유리한 효과를 제공한다.

Description

와치독 장치 및 와치독 제어방법{Watchdog apparatus and method thereof}
본 발명은 와치독 장치 및 와치독 제어방법에 관한 것으로, 더욱 상세하게는, MCU의 정상 상태 여부를 판단하는 와치독 장치 및 와치독 제어방법에 관한 것이다.
차량의 전자적 제어의 중요한 부분이 마이크로 컨트롤 유니트(Micro Control Unit, 이하. MCU라 한다)에서 수행된다. 따라서, MCU의 고장이 발생하는 경우에는 차량, 운전자 및 탑승자에게 치명적인 결과를 초래할 수 있다.
따라서, MCU의 이상 여부를 감지하는 것은 차량의 안정성을 높이는데 있어서 매우 중요하다. MCU의 이상 여부를 감지할 수 있는 장치로서, 와치독(Watchdog) 장치가 있다.
와치독 장치는 와치독 신호를 송수신하고 수신된 와치독 신호가 정해진 시간 안에 정해진 데이터로 수신되었는지를 판단한다.
이러한 와치독 장치는, 대한민국 공개특허 제10-2013-0009086호(2013.01.23, 이하, 본 문헌이라 한다)에 기재되어 있다. 본 문헌에서는 와치독 스테이트를 초기화 후 000부터 111까지 상태 천이를 발생시키고 정상 와치독 신호가 들어오면 1칸을 전진시키고, 비정상 와치독 신호가 들어오면 2칸 후진시켜 와치독 신호에 대한 신뢰성을 높이는 구성을 기재하고 있다.
그러나, 이러한 구성은 MCU 연산 동작 안전성을 확인할 길이 없어서 외부 출력 값에 대한 피드백 신호에 의존하는 방식이 이었다. 이와 같은 방식은 판단 로직에 따른 물리적인 시간이 낭비되며 지연이 발생하는 문제점이 있다. 또한 고장 영역의 구체적인 정보를 알기 힘든 구성이다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 구성의 추가 없이 소프트웨어적 로직만으로 MCU의 이상 여부을 감지할 수 있는 와치독 장치 및 와치독 제어방법을 제공하는 것을 그 목적으로 한다.
또한, MCU의 고장 영역에 대한 구체적인 정보를 알려줄 수 있는 와치독 장치 및 와치독 제어방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 메인 MCU와, 서브 MCU와, 상기 메인 MCU와 상기 서브 MCU를 연결하는 SPI통신의 와치독 장치로서, 시드값을 생성하고 생성된 상기 시드값을 이용하여 적어도 둘의 토큰을 발생시키는 토큰발생부와, 발생된 상기 토큰에 대응하여 각각 와치독 신호를 생성하는 와치독신호생성부 및 생성된 상기 와치독 신호가 정상 상태인지 판단하는 판단부를 포함하는 와치독 장치를 제공할 수 있다.
바람직하게는, 상기 토큰발생부는 의사난수생성으로 상기 토큰을 발생시킬 수 있다.
바람직하게는, 상기 와치독신호생성부는 각각의 상기 토큰에 따라 상기 와치독 신호를 시계열적으로 생성할 수 있다.
바람직하게는, 상기 와치독신호생성부는, MCU를 초기화하는 모듈에 할당되는 제1 토큰과, 신호입력 및 판단로직을 수행하는 모듈에 할당되는 제2 토큰과, 액츄에이션과 페일-세이프를 수행하는 모듈에 할당되는 제3 토큰 및 진단고장코드(DTC)를 저장하고 종료하는 모듈에 할당되는 제4 토큰에 대응하여 각각 상기 와치독 신호를 생성할 수 있다.
상기 목적을 달성하기 위한 다른 발명은, 메인 MCU와, 서브 MCU와, 상기 메인 MCU와 상기 서브 MCU를 연결하는 SPI통신의 와치독 작동방법으로서, a) 시드값을 생성하고 생성된 상기 시드값을 이용하여 적어도 둘의 토큰을 발생시키는 단계와, b) 발생된 상기 토큰에 대응하여 각각 와치독 신호를 생성하는 단계 및 c) 생성된 상기 와치독 신호가 정상 상태인지 판단하는 단계를 포함하는 와치독 제어방법을 제공할 수 있다.
바람직하게는, 상기 a)단계에서, 의사난수생성으로 상기 토큰을 발생시킬 수 있다.
바람직하게는, 상기 b)단계에서, 각각의 상기 와치독 신호를 시계열적으로 생성할 수 있다.
바람직하게는, 상기 b)단계에서, MCU를 초기화하는 모듈에 할당되는 제1 토큰과, 신호입력 및 판단로직을 수행하는 모듈에 할당되는 제2 토큰과, 액츄에이션과 페일-세이프를 수행하는 모듈에 할당되는 제3 토큰 및 진단고장코드(DTC)를 저장하고 종료하는 모듈에 할당되는 제4 토큰에 대응하여 각각 상기 와치독 신호를 생성할 수 있다.
본 발명에 따른 와치독 장치 및 와치독 제어방법에 따르면, 적어도 둘의 토큰을 생성하고 각각의 토큰에 대응하여 와치독 신호를 생성하여 생성된 와치독 신호가 정상 상태인지를 판단하는 구성을 구비함으로써, 구성의 추가 없이 소프트웨어적 로직만으로 MCU의 이상 여부을 감지할 수 있는 유리한 효과를 제공한다.
또한, 본 발명에 따른 와치독 장치 및 와치독 제어방법에 따르면, 소프트웨어 구조적 구분에 대응하여 토큰을 할당함으로써, MCU의 고장 영역에 대한 구체적인 정보를 파악할 수 있는 유리한 효과를 제공한다.
도 1은 SPI통신으로 연결되는 메인 MCU와 서브 MCU를 도시한 도면,
도 2는 본 발명의 바람직한 일 실시예에 따른 와치독 장치를 도시한 블록도,
도 3은 의사난수생성 알고리즘을 도시한 도면,
도 4는 토큰발생부를 도시한 도면,
도 5는 토큰 별 와치독 신호 값을 나타내는 테이블,
도 6은 소프트웨어 루프 모듈에 각각 할당되는 토큰을 도시한 도면,
도 7은 본 발명의 바람직한 일 실시예에 따른 와치독 제어방법을 도시한 순서도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 1은 SPI통신으로 연결되는 메인 MCU와 서브 MCU를 도시한 도면이다.
도 1에서 도시한 바와 같이, 메인 MCU(1)와, 서브 MCU(2)는 SPI통신으로 연결된다.
도 2는 본 발명의 바람직한 일 실시예에 따른 와치독 장치를 도시한 블록도이다.
도 2를 참조하면, 본 발명의 바람직한 일 실시예에 따른 와치독 장치(100)는 토큰발생부(110)와. 와치독신호생성부(120)와, 신호판단부(130)를 포함할 수 있다. 이러한 와치독 장치(100)는 메인 MCU(1)에 구현될 수 있다.
도 3은 의사난수생성 알고리즘을 도시한 도면이고, 도 4는 토큰발생부를 도시한 도면이며, 도 5는 토큰 별 와치독 신호 값을 나타내는 테이블이다.
토큰발생부(110)는 시드값을 생성하고 생성된 시드값을 이용하여 적어도 둘의 토큰(TOKEN)을 발생시킨다. 이때, 토큰은 도 3에서 도시한 바와 같이, 의사난수생성을 통해 발생될 수 있으며, Y=X4+X3+1의 연산로직을 통해 연산될 수 있다.
여기서 무작위로 발생되는 숫자는 도 4에 도시한 와치독신호생성부(120)에 의해 도 5에서 도시한 테이블에서와 같이 와치독 신호를 생성하게 된다.
신호판단부(130)는 생성된 각각의 와치독 신호가 정상 상태인지를 판단한다. 도 5에 도시한 테이블의 숫자를 SPI통신으로 송수신을 하는데, 정해진 타이밍 안에 정해진 시퀀스와 정해진 데이터로 주고 받는 경우, 해당 와치독 신호를 정상 상태라 판단할 수 있다. 그러나, 해당 화치독 신호가 정해진 타이밍안에 들어 오지 못하거나 잘못된 데이터가 송수신 되는 경우, 비정상 상태로 판단하여 안전상태를 한 단계 낮출 수 있다.
한편, 와치독신호생성부(120)는 각각의 토큰에 따라 와치독 신호를 시계열적으로 생성할 수 있다. 나아가, 각 토큰은 소프트웨어 로직의 중요한 시퀀스 단계에 할당되어 생성될 수 있다. 도 6은 소프트웨어 루프 모듈에 각각 할당되는 토큰을 도시한 도면이다.
구체적으로, 토큰발생부(110)는 MCU를 초기화하는 모듈에 할당되는 제1 토큰(T1)과, 신호입력 및 판단로직을 수행하는 모듈에 할당되는 제2 토큰(T2)과, 액츄에이션과 페일-세이프를 수행하는 모듈에 할당되는 제3 토큰(T3) 및 진단고장코드(DTC)를 저장하고 종료하는 모듈에 할당되는 제4 토큰(T4)과 같이 모두 4개의 토큰을 생성시킬 수 있다.
그리고, 와치독신호생성부(120)는 제1 토큰(T1), 제2 토큰(T2), 제3 토큰(T3) 및 제4 토큰(T4)에 대응하여 각각 와치독 신호(WD0, WD1, WD2, WD3)를 생성할 수 있다.
도 7은 본 발명의 바람직한 일 실시예에 따른 와치독 제어방법을 도시한 순서도이다.
도 7을 참조하면, 본 발명의 바람직한 일 실시예에 따른 와치독 제어방법은 먼저, 토큰발생부(110)는 시드값을 생성하고 생성된 시드값을 이용하여 적어도 둘의 토큰(T1,T2,T3,T4)을 발생시킨다.(S100)
다음으로, 발생된 토큰(T1,T2,T3,T4)에 대응하여 와치독신호생성부(120)는각각의 와치독 신호(WD0, WD1, WD2, WD3)를 생성시킨다.(S200)
다음으로, 신호판단부(130)는 순차적으로, 각각의 와치독 신호(WD0, WD1, WD2, WD3)가 정상 상태인지를 판단한다.(S310 내지 S340)
때문에, 페일-세이프가 수행되더라도, 와치독 신호가 어디까지 들어와 고착되었는 지 판단할 수 있게 되며, 이에 소프트 웨어의 어느 영역에서 문제가 발생하였는지를 바로 알 수 있게 된다.
예를 들어, 와치독 신호(WD2)에서 비정상 상태로 판단되어 페일-세이프가 수행되는 경우, 액츄에이션과 페일-세이프 영역(T3)에서 문제가 발생하였음을 알 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 와치독 장치
110; 토큰발생부
120: 와치독신호생성부
130: 신호판단부

Claims (8)

  1. 메인 MCU와, 서브 MCU와, 상기 메인 MCU와 상기 서브 MCU를 연결하는 SPI통신의 와치독 장치로서,
    시드값을 생성하고 생성된 상기 시드값을 이용하여 적어도 둘의 토큰을 발생시키는 토큰발생부;
    발생된 상기 토큰에 대응하여 각각 와치독 신호를 생성하는 와치독신호생성부; 및
    생성된 상기 와치독 신호가 정상 상태인지 판단하는 판단부;
    를 포함하는 와치독 장치.
  2. 제1 항에 있어서,
    상기 토큰발생부는 의사난수생성으로 상기 토큰을 발생시키는 와치독 장치.
  3. 제1 항에 있어서,
    상기 와치독신호생성부는 각각의 상기 토큰에 따라 상기 와치독 신호를 시계열적으로 생성하는 와치독 장치.
  4. 제3 항에 있어서,
    상기 와치독신호생성부는, MCU를 초기화하는 모듈에 할당되는 제1 토큰과, 신호입력 및 판단로직을 수행하는 모듈에 할당되는 제2 토큰과, 액츄에이션과 페일-세이프를 수행하는 모듈에 할당되는 제3 토큰 및 진단고장코드(DTC)를 저장하고 종료하는 모듈에 할당되는 제4 토큰에 대응하여 각각 상기 와치독 신호를 생성하는 와치독 장치.
  5. 메인 MCU와, 서브 MCU와, 상기 메인 MCU와 상기 서브 MCU를 연결하는 SPI통신의 와치독 작동방법으로서,
    a) 시드값을 생성하고 생성된 상기 시드값을 이용하여 적어도 둘의 토큰을 발생시키는 단계;
    b) 발생된 상기 토큰에 대응하여 각각 와치독 신호를 생성하는 단계; 및
    c) 생성된 상기 와치독 신호가 정상 상태인지 판단하는 단계
    를 포함하는 와치독 제어방법.
  6. 제5 항에 있어서,
    상기 a)단계에서, 의사난수생성으로 상기 토큰을 발생시키는 와치독 제어방법.
  7. 제5 항에 있어서,
    상기 b)단계에서, 각각의 상기 와치독 신호를 시계열적으로 생성하는 와치독 제어방법.
  8. 제7 항에 있어서,
    상기 b)단계에서, MCU를 초기화하는 모듈에 할당되는 제1 토큰과, 신호입력 및 판단로직을 수행하는 모듈에 할당되는 제2 토큰과, 액츄에이션과 페일-세이프를 수행하는 모듈에 할당되는 제3 토큰 및 진단고장코드(DTC)를 저장하고 종료하는 모듈에 할당되는 제4 토큰에 대응하여 각각 상기 와치독 신호를 생성하는 와치독 제어방법.
KR1020130118166A 2013-10-02 2013-10-02 와치독 장치 및 와치독 제어방법 KR102080453B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130118166A KR102080453B1 (ko) 2013-10-02 2013-10-02 와치독 장치 및 와치독 제어방법
CN201410366991.5A CN104516788B (zh) 2013-10-02 2014-07-29 看门狗装置及看门狗装置的控制方法
US14/477,742 US9606849B2 (en) 2013-10-02 2014-09-04 Watchdog apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130118166A KR102080453B1 (ko) 2013-10-02 2013-10-02 와치독 장치 및 와치독 제어방법

Publications (2)

Publication Number Publication Date
KR20150039508A true KR20150039508A (ko) 2015-04-10
KR102080453B1 KR102080453B1 (ko) 2020-02-24

Family

ID=52741392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130118166A KR102080453B1 (ko) 2013-10-02 2013-10-02 와치독 장치 및 와치독 제어방법

Country Status (3)

Country Link
US (1) US9606849B2 (ko)
KR (1) KR102080453B1 (ko)
CN (1) CN104516788B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014387A (ko) * 2017-08-02 2019-02-12 현대오트론 주식회사 Mcu 동작 감시 시스템 및 제어방법
KR102213254B1 (ko) * 2019-10-02 2021-02-19 주식회사 현대케피코 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치
KR20220083031A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 컨트롤러의 상태 감시 방법 및 이를 위한 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106933690A (zh) * 2017-02-27 2017-07-07 北京博纳电气股份有限公司 一种基于mcu的硬件看门狗实现方法
KR102355424B1 (ko) * 2017-09-13 2022-01-26 현대자동차주식회사 차량용 중앙 처리 장치를 제어하는 워치독 회로의 신뢰성을 향상시키는 장치 및 방법
US11036573B2 (en) * 2019-05-16 2021-06-15 Ford Global Technologies, Llc Control processor unit (CPU) error detection by another CPU via communication bus
US10936397B2 (en) * 2019-05-23 2021-03-02 Ford Global Technologies, Llc Hybrid control module status communication system and method
US11579957B1 (en) * 2020-07-24 2023-02-14 Xilinx, Inc. Distributed watchdog timer and active token exchange

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008561A (ja) * 2009-06-26 2011-01-13 Funai Electric Co Ltd 電子回路および光ディスク駆動装置一体型テレビジョン
KR101173087B1 (ko) * 2011-04-01 2012-08-13 주식회사 만도 차량의 제어 장치 및 제어 방법
KR20120138488A (ko) * 2011-06-15 2012-12-26 (주)유비쿼스 리셋 이력 관리 기능을 갖는 광전송로 종단장치 및 그 방법
KR20130009086A (ko) * 2011-07-14 2013-01-23 현대모비스 주식회사 진보된 와치독 장치 및 그 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018291A (en) * 1998-06-04 2000-01-25 Marble; Alan Dale Motor vehicle anti-theft system by random problem simulation
US7234159B1 (en) * 2003-01-07 2007-06-19 Altera Corporation Method and apparatus for controlling evaluation of protected intellectual property in hardware
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
CN201021986Y (zh) * 2007-03-08 2008-02-13 杭州华三通信技术有限公司 看门狗复位电路
US8732350B2 (en) * 2008-12-19 2014-05-20 Nvidia Corporation Method and system for improving direct memory access offload
CN101556551B (zh) * 2009-04-15 2011-12-21 杭州华三通信技术有限公司 设备故障日志的硬件获取系统及方法
WO2011147985A1 (en) * 2010-05-28 2011-12-01 Resmed Sas Apparatus, system and method for determining compliant use of an intraoral appliance
JP5126393B2 (ja) * 2011-06-29 2013-01-23 日本精工株式会社 車載電子制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011008561A (ja) * 2009-06-26 2011-01-13 Funai Electric Co Ltd 電子回路および光ディスク駆動装置一体型テレビジョン
KR101173087B1 (ko) * 2011-04-01 2012-08-13 주식회사 만도 차량의 제어 장치 및 제어 방법
KR20120138488A (ko) * 2011-06-15 2012-12-26 (주)유비쿼스 리셋 이력 관리 기능을 갖는 광전송로 종단장치 및 그 방법
KR20130009086A (ko) * 2011-07-14 2013-01-23 현대모비스 주식회사 진보된 와치독 장치 및 그 동작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014387A (ko) * 2017-08-02 2019-02-12 현대오트론 주식회사 Mcu 동작 감시 시스템 및 제어방법
KR102213254B1 (ko) * 2019-10-02 2021-02-19 주식회사 현대케피코 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치
KR20220083031A (ko) 2020-12-11 2022-06-20 현대모비스 주식회사 컨트롤러의 상태 감시 방법 및 이를 위한 장치

Also Published As

Publication number Publication date
CN104516788A (zh) 2015-04-15
CN104516788B (zh) 2018-05-29
US9606849B2 (en) 2017-03-28
KR102080453B1 (ko) 2020-02-24
US20150095724A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
KR20150039508A (ko) 와치독 장치 및 와치독 제어방법
JP7387725B2 (ja) アドレス障害を検出するためのシステム、方法、及び装置
US10013581B2 (en) Detection of fault injection attacks
WO2011091743A1 (en) Apparatus and method for recording reboot reason of equipment
US20130061094A1 (en) Apparatus and Method for the Protection and for the Non-Destructive Testing of Safety-Relevant Registers
EP2381266B1 (en) Self-diagnosis system and test circuit determination method
Straka et al. Modern fault tolerant architectures based on partial dynamic reconfiguration in fpgas
JP6088642B2 (ja) 複数のアナログ信号検出チャネルを有するアナログ信号入力回路
JP5925507B2 (ja) データ照合装置、照合方法及びそれを用いた安全保安システム
US9632139B2 (en) IO pad circuitry with safety monitoring and control for integrated circuits
JP6408482B2 (ja) プログラマブルデバイス及びこれを用いた電子システム装置
US10401419B2 (en) Failure detection circuit, failure detection system and failure detection method
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
Alagoz Hierarchical triple-modular redundancy (H-TMR) network for digital systems
JP6710142B2 (ja) 制御システム
JP2020145356A (ja) 集積回路装置
RU2580791C2 (ru) Устройство для мажоритарного выбора сигналов (3 варианта)
Suchanek et al. Fail-Safe Logic Design Strategies within Modern FPGA Architectures.
JP2007043679A (ja) 送信装置，受信装置及び通信システム
JP5925925B2 (ja) 診断付き出力装置
JP4754355B2 (ja) 半導体集積回路及びその半導体集積回路を含んだ半導体システム
JP3006330B2 (ja) データ処理装置のクロック衝突検知回路
JP2011248396A (ja) 電気回路システム、マイクロコンピュータ、及び電気回路システムの動作方法
JP2006011576A (ja) 高信頼性制御装置
RU2430464C2 (ru) Пересчетное устройство с частотно-фазовой схемой сравнения

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant