KR102213254B1

KR102213254B1 - 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치

Info

Publication number: KR102213254B1
Application number: KR1020190122396A
Authority: KR
Inventors: 이범진
Original assignee: 주식회사 현대케피코
Priority date: 2019-10-02
Filing date: 2019-10-02
Publication date: 2021-02-19

Abstract

본 발명의 일 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 (a) 와치독(Watchdog) 장치가 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계, (b) 상기 와치독 장치가 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계, (c) 상기 와치독 장치가 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계 및 (d) 상기 와치독 장치가 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계를 포함한다.

Description

단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치{METHOD FOR DETECTING ERROR OF PLURAL MICOM USING SINGLE WATCHDOG AND APPARATUS THEREOF}

본 발명은 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치에 관한 것이다. 보다 자세하게는, 1개의 단일 와치독 장치를 이용하여 복수 개의 마이컴에 대한 에러를 효과적으로 검출할 수 있는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치에 관한 것이다.

차량에 설치되는 전자 장치들이 다양해지면서, 이들 전자 장치들을 제어할 수 있는 제어기 역시 다양하게 설치되고 있으며, 이러한 제어기를 마이컴(Micom)이라 부르기도 한다.

한편, 이러한 마이컴은 기계적인 고장으로 휴지 상태가 되는 경우, 설치된 프로그램이 비정상적으로 무한 루프에 빠지는 경우 및 홀트(Halt)되는 경우가 발생할 수 있으며, 차량의 안전과 관련된 마이컴의 경우 매우 치명적인 사고가 발생할 수 있으므로 와치독 장치(또는 시스템)에 의해 지속적인 감시가 이루어지고 있다.

한편, 와치독 장치의 동작 원리는 마이컴이나 프로그램의 에러를 감지하기 위한 타이머를 포함하되, 정상적인 경우에는 마이컴이나 프로그램이 일정한 와치독 신호를 타이머에 주기적으로 인가하게 함으로써 타이머에서 리셋 신호가 발생하지 않도록 하며, 비정상적인 경우 타이머에서 리셋 신호를 발생시켜 문제가 된 마이컴의 동작 자체를 리셋하는 방식으로 이루어지고 있다.

그러나 1개의 와치독 장치는 1개의 마이컴에 대해서만 동작할 수 있기 때문에, 차량에 설치되는 마이컴들이 다양해지는 현 시대 속에서, 마이컴의 숫자에 1:1로 대응되는 와치독 장치를 모두 설치하는 것은 차량 내부의 공간상의 문제 그리고 비용 증가의 문제 때문에 현실적으로 불가능하다.

따라서 이러한 문제점을 해결하기 위해 1개의 단일 와치독 장치를 이용하여 복수 개의 마이컴에 대한 에러를 효과적으로 검출할 수 있는 새로운 기술이 요구된다. 본 발명은 이에 관한 것이다.

대한민국 공개특허공보 제 10-2017-0120559호(2017.10.31)

본 발명이 해결하고자 하는 기술적 과제는 1개의 단일 와치독 장치를 이용하여 복수 개의 마이컴에 대한 에러를 효과적으로 검출함으로써 차량 내부의 공간상의 문제 그리고 비용 증가의 문제를 모두 해결할 수 있는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법 및 단일 와치독 장치를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 (a) 와치독(Watchdog) 장치가 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계, (b) 상기 와치독 장치가 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계, (c) 상기 와치독 장치가 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계 및 (d) 상기 와치독 장치가 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계를 포함한다.

일 실시 예에 따르면, 상기 (a) 단계는, 상기 제1 MCU 및 제2 MCU 모두에게 제1 질의를 동시에 송신할 수 있다.

일 실시 예에 따르면, 상기 (b) 단계는, (b-1) 상기 와치독 장치의 리스폰스 타임(Response Time) 이후에 도래하는 리스폰스 윈도우(Response Window)가 포함하는 제1 리스폰스 윈도우에 상기 제1 MCU가 상기 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계 및 (b-2) 상기 와치독 장치의 리스폰스 윈도우(Response Window)가 포함하는 제2 리스폰스 윈도우에 상기 제2 MCU가 상기 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계를 포함할 수 있다.

일 실시 예에 따르면, 상기 제2 리스폰스 윈도우는, 상기 제1 리스폰스 윈도우의 종료와 동시에 시작되며, 상기 제1 리스폰스 윈도우 및 2 리스폰스 윈도우의 합은, 상기 와치독 장치의 리스폰스 윈도우일 수 있다.

일 실시 예에 따르면, 상기 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우는, 길이가 동일 또는 상이할 수 있다.

일 실시 예에 따르면, 상기 와치독 장치의 리스폰스 타임과 상기 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 합은, 상기 와치독 장치의 와치독 주기(Watchdog Period)일 수 있다.

일 실시 예에 따르면, 상기 (b) 단계는, (b-1`) 상기 와치독 장치의 제1 리스폰스 타임 이후에 도래하는 제1 리스폰스 윈도우에 상기 제1 MCU가 상기 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계 및 (b-2`) 상기 와치독 장치의 제2 리스폰스 타임 이후에 도래하는 제2 리스폰스 윈도우에 상기 제2 MCU가 상기 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계를 포함할 수 있다.

일 실시 예에 따르면, 상기 제2 리스폰스 타임은, 상기 제1 리스폰스 윈도우의 종료와 동시에 시작될 수 있다.

일 실시 예에 따르면, 상기 제1 리스폰스 타임과 제1 리스폰스 윈도우의 합 및 상기 제2 리스폰스 타임과 제2 리스폰스 윈도우의 합은, 각각 상기 와치독 장치의 와치독 주기일 수 있다.

일 실시 예에 따르면, 상기 제1-1 응답 및 제1-2 응답은, 동일 또는 상이한 응답일 수 있다.

일 실시 예에 따르면, 상기 제1-1 응답 및 제1-2 응답이 상이한 응답인 경우, 상기 제1-1 응답은, 상기 정답의 일부를 포함하는 응답이며, 상기 제1-2 응답은, 상기 정답에서 상기 제1-1 응답이 포함하는 일부를 제외한 응답일 수 있다.

일 실시 예에 따르면, 상기 (a) 단계 및 (b) 단계 사이에, (e) 상기 제1 MCU로부터 제1 와치독 키(Key)를 수신하는 단계, (f) 상기 수신한 제1 와치독 키가 올바른 키인지 판단하는 단계 및 (g) 상기 판단 결과, 상기 수신한 제1 와치독 키가 올바른 키에 해당하는 경우, 제1 응답 레지스터의 잠금을 해제하는 단계를 더 포함할 수 있다.

일 실시 예에 따르면, 상기 (d) 단계 이후에, (h) 상기 와치독 장치가 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하는 경우, 상기 잠금을 해제한 제1 응답 레지스터를 잠그는 단계를 더 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 복수 개의 마이컴에 대한 에러를 검출하는 단일 와치독 장치는 하나 이상의 프로세서, 네트워크 인터페이스, 상기 프로세서에 의해 수행되는 컴퓨터 프로그램을 로드(Load)하는 메모리 및 대용량 네트워크 데이터 및 상기 컴퓨터 프로그램을 저장하는 스토리지를 포함하되, 상기 컴퓨터 프로그램은 상기 하나 이상의 프로세서에 의해 (a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 오퍼레이션, (b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 오퍼레이션, (c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 오퍼레이션 및 (d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 오퍼레이션을 실행시킨다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시 예에 따른 매체에 저장된 컴퓨터 프로그램은 (a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계, (b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계, (c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계 및 (d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계를 실행시킨다.

상기와 같은 본 발명에 따르면, 1개의 단일 와치독 장치가 복수 개의 MCU에게 제1 질의를 동시에 송신할 수 있으므로 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있다는 효과가 있다.

또한, 1개의 단일 와치독 장치가 복수 개의 MCU에 대한 에러를 효과적으로 검출함으로써 차량 내부의 공간상의 문제 그리고 비용 증가의 문제를 모두 해결할 수 있다는 효과가 있다.

또한, 와치독 키를 이용하여 특정 MCU로부터 응답을 수신할지 여부를 결정하기에, 의도하지 않은 다른 MCU로부터의 동시 응답을 수신하는 상황을 방지할 수 있다는 효과가 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해 될 수 있을 것이다.

도 1은 본 발명의 제1 실시 예에 따른 와치독 장치가 포함하는 전체 구성을 도시한 도면이다.
도 2는 본 발명이 제1 실시 예에 따른 와치독 장치와 에러 검출의 대상인 제1 MCU 및 제2 MCU와의 연결 관계를 도시한 도면이다.
도 3은 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법의 대표적인 단계를 도시한 순서도이다.
도 4는 본 발명의 제2-1 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 제1 응답을 수신하는 S330 단계를 구체화하여 도시한 순서도이다.
도 5는 본 발명의 제2-1 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 리스폰스 타임과 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 관계를 도식화하여 도시한 도면이다.
도 6은 본 발명의 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 제1 응답을 수신하는 S330 단계를 구체화하여 도시한 순서도이다.
도 7은 본 발명의 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 제1 리스폰스 타임, 제2 리스폰스 타임, 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 관계를 도식화하여 도시한 도면이다.
도 8은 제1-1 응답 및 제1-2 응답이 동일한 경우의 예시를 도시한 도면이다.
도 9는 제1-1 응답 및 제1-2 응답이 상이한 경우의 예시를 도시한 도면이다.
도 10은 본 발명의 제2-4 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법의 대표적인 단계를 도시한 순서도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 결정될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

다른 결정이 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다.

그러나 이하 사용할 용어인 마이컴은 차량에 설치되는 다양한 제어기들 중, 설명의 편의를 위해 MCU(Micro Control Unit)를 대표적인 예로 하여 설명을 하도록 하나, MCU를 제외한 다른 제어기들을 제외하는 것은 아니며, 이 역시 마이컴에 포함됨은 물론이라 할 것이다.

또한, 일반적으로 사용되는 사전에 결정되어 있는 용어들은 명백하게 특별히 결정되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.

명세서에서 사용되는 "포함한다 (comprises)" 및/또는 "포함하는 (comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.

도 1은 본 발명의 제1 실시 예에 복수 개의 마이컴에 대한 에러를 검출하는 단일 와치독 장치(이하, "와치독 장치"라 한다. 100)가 포함하는 전체 구성을 도시한 도면이다.

그러나 이는 본 발명의 목적을 달성하기 위한 바람직한 실시 예일 뿐이며, 필요에 따라 일부 구성이 추가되거나 삭제될 수 있고, 어느 한 구성이 수행하는 역할을 다른 구성이 함께 수행할 수도 있음은 물론이다.

본 발명의 제1 실시 예에 따른 와치독 장치(100)는 프로세서(10), 네트워크 인터페이스(20), 메모리(30), 스토리지(40) 및 이들을 연결하는 데이터 버스(50)를 포함할 수 있다.

프로세서(10)는 각 구성의 전반적인 동작을 제어한다. 프로세서(10)는 CPU(Central Processing Unit), MPU(Micro Processer Unit), MCU(Micro Controller Unit) 또는 본 발명이 속하는 기술 분야에서 널리 알려져 있는 형태의 프로세서 중 어느 하나일 수 있다. 아울러, 프로세서(10)는 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법을 수행하기 위한 적어도 하나의 애플리케이션 또는 프로그램에 대한 연산을 수행할 수 있다.

네트워크 인터페이스(20)는 본 발명의 제1 실시 예에 따른 와치독 장치(100)의 유무선 인터넷 통신을 지원하며, 그 밖의 공지의 차량용 통신 방식을 지원할 수도 있다. 따라서 네트워크 인터페이스(20)는 그에 따른 통신 모듈을 포함하여 구성될 수 있다.

메모리(30)는 각종 데이터, 명령 및/또는 정보를 저장하며, 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법을 수행하기 위해 스토리지(40)로부터 하나 이상의 컴퓨터 프로그램(41)을 로드할 수 있다. 도 1에서는 메모리(30)의 하나로 RAM을 도시하였으나 이와 더불어 다양한 저장 매체를 메모리(30)로 이용할 수 있음은 물론이다.

스토리지(40)는 하나 이상의 컴퓨터 프로그램(41) 및 대용량 네트워크 데이터(42)를 비임시적으로 저장할 수 있다. 이러한 스토리지(40)는 ROM(Read Only Memory), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리 등과 같은 비휘발성 메모리, 하드 디스크, 착탈형 디스크, 또는 본 발명이 속하는 기술 분야에서 널리 알려져 있는 임의의 형태의 컴퓨터로 읽을 수 있는 기록 매체 중 어느 하나일 수 있다.

컴퓨터 프로그램(41)은 메모리(30)에 로드되어, 하나 이상의 프로세서(10)가 (a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 오퍼레이션, (b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 오퍼레이션, (c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 오퍼레이션 및 (d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 오퍼레이션을 수행할 수 있다.

지금까지 간단하게 언급한 컴퓨터 프로그램(41)이 수행하는 오퍼레이션은 컴퓨터 프로그램(41)의 일 기능으로 볼 수 있으며, 보다 자세한 설명은 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 대한 설명에서 후술하도록 한다.

도 2는 본 발명이 제1 실시 예에 따른 와치독 장치(100)와 에러 검출의 대상인 제1 MCU(200) 및 제2 MCU(300)와의 연결 관계를 도시한 도면이며, 제1 MCU(200) 및 제2 MCU(300)는 차량이 포함하는 복수 개의 MCU 중 대표적인 2개의 MCU를 예로 하여 명명한 것이기에 본 발명의 제1 실시 예에 따른 와치독 장치(100)는 제1 MCU(200) 및 제2 MCU(300)뿐만 아니라 다른 MCU와도 연결될 수 있음은 물론이라 할 것이다. 즉, 와치독 장치(100)는 제N(N은 양의 정수) MCU 모두와 동시에 연결될 수 있으나, 이하 설명의 편의를 위해 2개의 MCU인 제1 MCU(200) 및 제2 MCU(300)와 연결되어 있음을 전제로 설명하도록 한다.

도 2를 참조하면, 본 발명이 제1 실시 예에 따른 와치독 장치(100)가 제1 MCU(200) 및 제2 MCU(300)와 연결되기 위해 출력핀(60)을 2개 포함하는 것을 확인할 수 있는바, 와치독 장치(100)와 연결되는 MCU의 개수와 와치독 장치(100)가 포함하는 출력핀(60)의 개수는 1:1로 대응된다 할 것인바, 출력핀(60)을 공유하는 경우 리셋 신호를 송신함에 있어서 혼선이 발생할 가능성이 있기 때문이다.

그러나 후술할 제1 질의의 송신 및 제1 응답을 수신하기 위한 데이터 케이블과 연결된 통신 채널핀(70)은 1개일 수 있는바, 이는 1 개의 통신 채널핀(70)에 제1 MCU(200) 및 제2 MCU(300)가 모두 연결될 수 있음을 의미하며, 보다 자세한 설명은 후술하도록 한다.

도 3은 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법의 대표적인 단계를 도시한 순서도이다.

이는 본 발명의 목적을 달성함에 있어서 바람직한 순서도에 해당하나, 필요에 따라 일부 단계가 추가되거나 삭제될 수 있음은 물론이다.

한편, 각 단계는 앞서 설명한 본 발명의 제1 실시 예에 따른 와치독 장치(100)가 포함하는 개별적인 구성 또는 하나 이상의 프로세서(10)에 의한 컴퓨터 프로그램의 실행으로 수행되나, 설명의 편의를 위해 와치독 장치(100)가 수행하는 것으로 설명을 이어가도록 한다. 이 경우, 와치독 장치(100)를 와치독 회로로 구현하는 경우 역시 포함하는 것은 물론이라 할 것이다.

우선, 와치독 장치(100)가 제1 MCU(200) 및 제2 MCU(300)에 제1 질의를 생성하여 송신한다(S310).

여기서 제1 질의는 와치독 장치(100)가 제1 MCU(200) 및 제2 MCU(300)가 기계적인 고장으로 휴지 상태가 되는 경우, 설치된 프로그램이 비정상적으로 무한 루프에 빠지는 경우 및 홀트(Halt)되는 경우 등을 모니터링할 수 있는 일종의 감시 신호로 볼 수 있는바, 와치독 장치(100)는 기 저장된 복수 개의 질의 중, 어느 하나를 랜덤(Random)으로 선택하여 제1 질의로 생성할 수 있으며, 이외 별개로 별도의 질의 생성 알고리즘을 통해 제1 질의를 실시간으로 생성할 수도 있다.

한편, 와치독 장치(100)는 후술할 S330 단계에서 제1 MCU(200) 및 제2 MCU(300)가 제1 질의에 대응하여 생성한 제1 응답이 정답에 해당하는지를 판단하는바, 기 저장된 복수 개의 질의 중, 어느 하나를 랜덤으로 선택하여 제1 질의로 생성하는 경우, 기 저장된 복수 개의 정답 중, 해당 제1 질의에 대응되는 정답 역시 어느 하나를 선택할 수 있을 것이며, 별도의 질의 생성 알고리즘을 통해 제1 질의를 실시간으로 생성하는 경우, 질의 생성 알고리즘 또는 별도의 정답 생성 알고리즘을 통해 제1 질의에 대응하는 정답 역시 실시간으로 생성할 수 있을 것이다.

이러한 와치독 장치(100)는 생성한 제1 질의를 제1 MCU(200) 및 제2 MCU(300) 모두에게 동시에 송신할 수 있는바, 이는 앞서 도 2에 도시된 바와 같이 와치독 장치(100)가 1개의 통신 채널핀(70)과 연결된 데이터 케이블을 통해 제1 MCU(200) 및 제2 MCU(300)와 모두 연결될 수 있기 때문이며, 이 경우 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있다는 장점이 있다.

제1 질의를 생성하여 송신했다면, 와치독 장치(100)가 제1 MCU(200) 및 제2 MCU(300)로부터 제1 질의에 대응하여 생성한 제1 응답을 수신한다(S320).

여기서 제1 응답은 제1 MCU(200) 및 제2 MCU(300)가 각각 생성하여 와치독 장치(100)로 송신한 응답인바, 제1 응답의 수신과 관련하여 별도의 실시 예가 존재하며, 이는 후술하도록 한다.

한편, 제1 MCU(200) 및 제2 MCU(300)는 와치독 장치(100)로부터 제1 질의를 수신하여 이에 대응하는 제1 응답을 생성하는바, 제1 MCU(200) 및 제2 MCU(300) 역시 와치독 장치(100)와 마찬가지로 복수 개의 정답을 기 저장할 수 있을 것이며, 제1 응답을 수신한 경우, 이에 대응되는 정답을 기 저장된 복수 개의 정답 중 어느 하나로 선택하여 제1 응답으로 생성할 수 있다. 또한, 와치독 장치(100)와 마찬가지로 질의 생성 알고리즘 또는 별도의 정답 생성 알고리즘을 통해 제1 질의에 대응하는 정답 역시 제1 응답으로 실시간으로 생성할 수 있음은 물론이라 할 것이다.

제1 응답을 수신했다면, 와치독 장치(100)가 수신한 제1 응답이 정답에 해당하는지 판단한다(S330).

앞서, 와치독 장치(100)는 제1 질의를 생성하면서 이에 대응되는 정답을 선택하거나 실시간으로 생성할 수 있다고 한바, 제1 응답을 수신하는 시점에서 제1 질의에 대응되는 정답은 이미 존재하므로 제1 응답이 정답에 해당하는지 여부는 1:1 매칭으로 손쉽게 판단할 수 있다.

한편, 제1 응답은 제1 MCU(200) 및 제2 MCU(300)로부터 각각 수신한다고 한바, 와치독 장치(100)는 제1 MCU(200)로부터 수신한 제1 응답이 정답에 해당하는지 판단한 후, 제2 MCU(300)로부터 수신한 제1 응답이 정답에 해당하는지 판단할 수 있으며, 이와 반대 제2 MCU(300)로부터 수신한 제1 응답이 정답에 해당하는지 판단한 후, 제1 MCU(200)로부터 수신한 제1 응답이 정답에 해당하는지 판단할 수도 있다.

그러나 이 경우 수신한 제1 응답이 정답에 해당하는지 판단하는데 소요되는 시간이 길어질 수 있는바, 와치독 장치(100)를 병렬 프로세싱이 가능하도록 구현한다면 제1 MCU(200) 및 제2 MCU(300)로부터 각각 수신한 제1 응답이 정답에 해당하는지를 동시에 판단할 수 있으므로 소요 시간이 획기적으로 단축될 수 있을 것이다.

S330 단계에서의 판단 결과, 수신한 제1 응답이 정답에 해당하지 않는 경우, 와치독 장치(100)는 에러 카운트를 가산한다(S340).

여기서 에러 카운트는 제1 MCU(200) 및 제2 MCU(300)에 대하여 통합하여 가산할 수 있으며, 이와 별개로 제1 MCU(200) 및 제2 MCU(300)에 대하여 개별적인 에러 카운트를 가산할 수도 있다. 예를 들어, 와치독 장치(100)는 제1 MCU(200)로부터 수신한 제1 응답이 정답에 해당하지 않다고 판단하고, 제2 MCU(300)로부터 수신한 제1 응답이 정답에 해당한다고 판단한 경우, 이를 통합하여 에러 카운트를 1 가산할 수 있으며, 제2 MCU(300)에 대해서는 에러 카운트를 가산하지 않고 제1 MCU(200)에 대해서만 에러 카운트를 가산할 수도 있다.

한편, 에러 카운트를 가산한 경우, MCU가 기계적인 고장으로 휴지 상태가 되는 경우, 설치된 프로그램이 비정상적으로 무한 루프에 빠지는 경우 및 홀트(Halt)되는 경우 등으로 볼 수 있기 때문에 와치독 장치(100)는 제1 MCU(200) 및 제2 MCU(300) 모두에게 리셋 명령을 송신할 수 있으며, 에러 카운트 가산의 원인이 된 MCU에만 리셋 명령을 송신할 수도 있다. 예를 들어, 제1 MCU(200)로부터 수신한 제1 응답이 정답에 해당하지 않다고 판단하고, 제2 MCU(300)로부터 수신한 제1 응답이 정답에 해당한다고 판단한 경우, 제1 MCU(200) 및 제2 MCU(300) 모두에게 리셋 명령을 송신하거나, 에러 카운트 가산의 원인이 된 제1 MCU(200)에게만 리셋 명령을 송신할 수도 있다.

즉, 와치독 장치(100)는 리셋 명령을 복수 개의 MCU에 대하여 통합 또는 개별적으로 송신할 수 있으나, 복수 개의 MCU가 서로 기능적인 연관성이 높은 MCU라면, 리셋 명령을 통합하여 송신하는 것이 차량 안전상의 이유로 바람직하다 할 것이다.

한편, S330 단계에서의 판단 결과, 수신한 제1 응답이 정답에 해당하는 경우, S310 단계로 회귀하여 새로운 제1 질의를 생성해 이상 설명한 단계를 반복하여 수행한다.

지금까지 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 대하여 설명하였다. 본 발명에 따르면 1개의 단일 와치독 장치(100)가 복수 개의 MCU에게 제1 질의를 동시에 송신할 수 있으므로 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있으며, 복수 개의 MCU에 대한 에러를 효과적으로 검출함으로써 차량 내부의 공간상의 문제 그리고 비용 증가의 문제를 모두 해결할 수 있다.

이하, 앞서 설명을 보류한 제1 응답의 수신과 관련한 실시 예인 제2-1 실시 예 및 제2-2 실시 예를 설명하도록 한다.

도 4는 본 발명의 제2-1 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 제1 응답을 수신하는 S330 단계를 구체화하여 도시한 순서도이다.

본 발명의 제2-1 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 S320 단계가 와치독 장치(100)의 리스폰스 타임(Response Time) 이후에 도래하는 리스폰스 윈도우(Response Window)가 포함하는 제1 리스폰스 윈도우에 제1 MCU(200)가 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계(S320-1) 및 와치독 장치(100)의 리스폰스 윈도우(Response Window)가 포함하는 제2 리스폰스 윈도우에 제2 MCU(300)가 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계(S320-2)를 포함할 수 있다.

여기서 리스폰스 타임은 제1 MCU(200) 및 제2 MCU(300)가 와치독 장치(100)로부터 수신한 제1 질의를 판독하여 제1 응답을 생성하는데 소요되는 시간의 범위이며, 리스폰스 윈도우는 제1 MCU(200) 및 제2 MCU(300)가 와치독 장치(100)에 대하여 제1 응답을 송신해야 하는 시간의 범위를 의미한다.

이러한 S320-1 단계 및 S320-2 단계에 따르면, 제1 MCU(200) 및 제2 MCU(300)는 제1 응답을 생성하는데 소요되는 리스폰스 타임을 공유하되, 제1 MCU(200)에 대한 제1 리스폰스 윈도우가 제2 MCU(300) 에 대한 제2 리스폰스 윈도우보다 먼저 시작되므로 제2 MCU(300)의 입장에서는 리스폰스 타임이 일정 시간 연장되는 효과를 얻을 수 있으나, 제1 MCU(200) 에 대한 제1 리스폰스 윈도우에 해당하는 시간 범위 내에서 제2 MCU(300)에게 리스폰스 타임을 부여할지 여부는 와치독 장치(100)의 설계자의 설계에 따른다 할 것이다.

도 5는 이러한 리스폰스 타임과 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 관계를 도식화하여 도시한바, 제2 리스폰스 윈도우는 제1 리스폰스 윈도우의 종료와 동시에 시작되며, 제1 리스폰스 윈도우 및 2 리스폰스 윈도우의 합은 와치독 장치(100)의 리스폰스 윈도우이고, 와치독 장치(100)의 리스폰스 타임과 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 합은 와치독 장치(100)의 와치독 주기임을 확인할 수 있다.

한편, 제1 MCU(200) 에 대한 제1 리스폰스 윈도우와 제2 MCU(300)에 대한 제2 리스폰스 윈도우의 길이는 동일하거나 상이할 수 있으며, 상이한 경우, 제1 MCU(200) 및 제2 MCU(300)에 가중치를 부여하여 부여한 가중치가 높은 MCU에 대하여 리스폰스 윈도우의 길이를 길게 설정할 수 있을 것이다.

이번에는 본 발명의 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 대하여 설명하도록 한다.

도 6은 본 발명의 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 있어서, 제1 응답을 수신하는 S330 단계를 구체화하여 도시한 순서도이다.

본 발명의 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 S330 단계가 와치독 장치(100)의 제1 리스폰스 타임 이후에 도래하는 제1 리스폰스 윈도우에 제1 MCU(200)가 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계(S320-1`) 및 와치독 장치(100)의 제2 리스폰스 타임 이후에 도래하는 제2 리스폰스 윈도우에 제2 MCU(300)가 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계(S320-2`)를 포함할 수 있다.

이러한 S320-1` 단계 및 S320-2` 단계에 따르면, 제1 MCU(200) 및 제2 MCU(300)는 제1 응답을 생성하는데 소요되는 리스폰스 타임을 공유하지 않되, 각각의 MCU에 대한 리스폰스 타임 및 리스폰스 윈도우가 개별적으로 부여한 것인바, 도 7에 이러한 제1 리스폰스 타임, 제2 리스폰스 타임, 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 관계를 도식화하여 도시하였다.

도 7을 참조하면, 제2 리스폰스 타임은, 제1 리스폰스 윈도우의 종료와 동시에 시작되며, 제1 리스폰스 타임 및 제1 리스폰스 윈도우의 합과 제2 리스폰스 타임 및 제2 리스폰스 윈도우의 합은 각각 와치독 장치(100)의 와치독 주기임을 확인할 수 있다.

한편, 제1 MCU(200) 에 대한 제1 리스폰스 윈도우와 제2 MCU(300)에 대한 제2 리스폰스 윈도우의 길이 그리고 더 나아가 리스폰스 타임을 공유하지 않기에 제1 MCU(200)에 대한 제1 리스폰스 타임과 제2 MCU(300)에 대한 제2 리스폰스 타임은 동일하거나 상이할 수 있으며, 상이한 경우, 제1 MCU(200) 및 제2 MCU(300)에 가중치를 부여하여 부여한 가중치가 높은 MCU에 대하여 리스폰스 타임 및 리스폰스 윈도우의 길이를 길게 설정할 수 있을 것이다.

지금까지 본 발명의 제2-1 실시 예 및 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 대하여 설명하였다. 본 발명에 따르면 1개의 단일 와치독 장치(100)가 복수 개의 MCU로부터 제1 질의에 대응하여 생성한 제1 응답을 와치독 장치(100)의 주기 내에서 모두 수신할 수 있으므로 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있으며, 복수 개의 MCU에 대한 에러를 효과적으로 검출함으로써 차량 내부의 공간상의 문제 그리고 비용 증가의 문제를 모두 해결할 수 있다.

한편, 본 발명의 제2-1 실시 예 및 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에서 제1 MCU(200)는 제1-1 응답을, 제2 MCU(300)는 제1-2 응답을 생성하는바, 여기서 제1-1 응답 및 제1-2 응답은 동일 또는 상이한 응답일 수 있다.

보다 구체적으로, 도 8은 제1-1 응답 및 제1-2 응답이 동일한 경우의 예시를, 도 9는 제1-1 응답 및 제1-2 응답이 상이한 경우의 예시를 도시한바, 제1 질의에 2byte[0~15]로 출력되는 것을 전제로 하여 도시하였다.

도 8을 참조하면, 제1-1 응답 및 제1-2 응답이 0101 1010 1000 1111로 동일함을 확인할 수 있는바, 이 경우 와치독 장치(100)는 제1-1 응답 및 제1-2 응답이 동일하기에 하나의 응답에 대해서만 정답에 해당하는지 판단하면 충분하고, 나머지 하나의 응답에 대해서는 정답에 해당하는지 판단할 필요가 없으며, 단순히 응답이 동일한지 여부만 확인하면 충분하므로 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있다.

도 9를 참조하면, 제1-1 응답이 0101 1010으로, 제1-2 응답이 1000 1111로 상이함을 확인할 수 있는바, 이는 제1 MCU(200)가 [0~7]을 응답하고, 제2 MCU(300)가 [8~15]를 응답하는 것으로, 보다 구체적으로 제1-1 응답은 정답의 일부를 포함하는 응답이며, 제1-2 응답은 정답에서 제1-1 응답이 포함하는 일부를 제외한 응답으로 볼 수 있으며, 와치독 장치(100)는 제1-1 응답 및 제1-2 응답이 상이하다 할지라도 최초 생성하여 송신한 제1 질의에 대응하여 생성한 정답만으로 제1-1 응답 및 제1-2 응답이 정답에 해당하는지 판단하면 충분하므로 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있다.

한편, 본 발명의 제2-1 실시 예 및 제2-2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법을 포함하는 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 의도하지 않은 다른 MCU로부터의 동시 응답을 수신하는 상황을 방지하기 위해 별도의 단계를 더 포함할 수 있는바, 이는 본 발명의 제2-4 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 관한 것이며, 이하 설명하도록 한다.

도 10은 본 발명의 제2-4 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법의 대표적인 단계를 도시한 순서도이다.

본 발명의 제2-4 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법의 기본적인 설명은 앞서 설명한 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 대한 설명이 동일하게 적용되므로, 중복 서술을 방지하기 위해 자세한 설명은 생략하도록 하며, 차이점에 대해서만 설명하도록 한다.

본 발명의 제2-4 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 S310 단계 및 S320 단계 사이에 제1 MCU(200)로부터 제1 와치독 키(Key)를 수신하는 단계(S312), 수신한 제1 와치독 키가 올바른 키인지 판단하는 단계(S314) 및 판단 결과, 수신한 제1 와치독 키가 올바른 키에 해당하는 경우, 제1 응답 레지스터의 잠금을 해제하는 단계(S316)를 더 포함할 수 있다.

여기서 제1 와치독 키는 제1 MCU(200)로부터 제1 응답을 수신할지 여부를 결정하는 수단이 되는바, 제1 와치독 키가 올바른 키로 판단된 경우, 의도하지 않은 다른 MCU로부터의 동시 응답을 수신하는 상황을 방지하기 위해 잠겨 있던 제1 응답 레지스터는 잠금이 해제되며, 제1 와치독 키가 올바른 키가 아니라고 판단된 경우, S312 단계로 회귀한다.

또한, S340 단계 이후에 와치독 장치(100)가 S330 단계의 판단 결과, 제1 응답이 정답에 해당하는 경우, 잠금을 해제한 제1 응답 레지스터를 잠그는 단계(S350)를 더 포함할 수 있는바, 제1 와치독 키를 이용하여 잠금을 해제한 제1 응답 레지스터를 제1 응답을 수신한 직후, 다시 잠그기에 다른 MCU로부터의 동시 응답을 수신하는 상황 자체를 방지할 수 있다.

한편, 이상 설명한 S350 단계 이후, 제1 MCU(200)가 아닌 제2 MCU(300)에 대하여 S312 단계 내지 S316 단계 그리고 S350 단계가 순차적으로 진행될 수 있는바, 이 역시 다른 MCU로부터의 동시 응답을 수신하는 상황 자체를 방지할 수 있으며, 와치독 장치(100)를 병렬 프로세싱이 가능하도록 구현한다면 제1 MCU(200) 및 제2 MCU(300)에 대한 S312 단계 내지 S316 단계 그리고 S350 단계가 동시에 수행될 수 있기에, 와치독 동작을 수행함에 있어서 소요되는 시간을 획기적으로 단축할 수 있다.

한편, 본 발명의 제1 실시 예에 따른 와치독 장치(100) 및 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법은 동일한 기술적 특징을 포함하는 본 발명의 제3 실시 예에 따른 매체에 저장된 컴퓨터 프로그램으로 구현할 수도 있다. 이 경우 매체에 저장된 컴퓨터 프로그램은 컴퓨팅 장치와 결합하여 (a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계, (b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계, (c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계 및 (d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계를 실행시킬 수 있을 것이다.

아울러, 중복 서술을 위해 자세히 기술하지는 않았지만, 본 발명의 제1 실시 예에 따른 와치독 장치(100) 및 본 발명의 제3 실시 예에 따른 매체에 저장된 컴퓨터 프로그램은 본 발명의 제2 실시 예에 따른 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법에 적용된 모든 기술적 특징과 그에 따른 효과를 공유할 수 있음은 물론이라 할 것이다.

이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10: 프로세서
20: 네트워크 인터페이스
30: 메모리
40: 스토리지
41: 컴퓨터 프로그램
50: 데이터 버스
60: 출력핀
100: 와치독 장치

Claims

(a) 와치독(Watchdog) 장치가 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계;
(b) 상기 와치독 장치가 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계;
(c) 상기 와치독 장치가 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계; 및
(d) 상기 와치독 장치가 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계;를 포함하고,
상기 (a) 단계 및 (b) 단계 사이에,
(e) 상기 제1 MCU로부터 제1 와치독 키(Key)를 수신하는 단계;
(f) 상기 수신한 제1 와치독 키가 올바른 키인지 판단하는 단계; 및
(g) 상기 판단 결과, 상기 수신한 제1 와치독 키가 올바른 키에 해당하는 경우, 제1 응답 레지스터의 잠금을 해제하는 단계;를 더 포함하는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제1항에 있어서,
상기 (a) 단계는,
상기 제1 MCU 및 제2 MCU 모두에게 제1 질의를 동시에 송신하는,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제1항에 있어서,
상기 (b) 단계는,
(b-1) 상기 와치독 장치의 리스폰스 타임(Response Time) 이후에 도래하는 리스폰스 윈도우(Response Window)가 포함하는 제1 리스폰스 윈도우에 상기 제1 MCU가 상기 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계; 및
(b-2) 상기 와치독 장치의 리스폰스 윈도우(Response Window)가 포함하는 제2 리스폰스 윈도우에 상기 제2 MCU가 상기 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계;
를 포함하는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제3항에 있어서,
상기 제2 리스폰스 윈도우는,
상기 제1 리스폰스 윈도우의 종료와 동시에 시작되며,
상기 제1 리스폰스 윈도우 및 2 리스폰스 윈도우의 합은,
상기 와치독 장치의 리스폰스 윈도우인,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제3항에 있어서,
상기 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우는,
길이가 동일 또는 상이한,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제3항에 있어서,
상기 와치독 장치의 리스폰스 타임과 상기 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우의 합은,
상기 와치독 장치의 와치독 주기(Watchdog Period)인,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제1항에 있어서,
상기 (b) 단계는,
(b-1`) 상기 와치독 장치의 제1 리스폰스 타임 이후에 도래하는 제1 리스폰스 윈도우에 상기 제1 MCU가 상기 제1 질의에 대응하여 생성한 제1-1 응답을 수신하는 단계; 및
(b-2`) 상기 와치독 장치의 제2 리스폰스 타임 이후에 도래하는 제2 리스폰스 윈도우에 상기 제2 MCU가 상기 제1 질의에 대응하여 생성한 제1-2 응답을 수신하는 단계;
를 포함하는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제7항에 있어서,
상기 제2 리스폰스 타임은,
상기 제1 리스폰스 윈도우의 종료와 동시에 시작되는,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제7항에 있어서,
상기 제1 리스폰스 윈도우 및 제2 리스폰스 윈도우는,
길이가 동일 또는 상이한,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제7항에 있어서,
상기 제1 리스폰스 타임과 제1 리스폰스 윈도우의 합 및 상기 제2 리스폰스 타임과 제2 리스폰스 윈도우의 합은,
각각 상기 와치독 장치의 와치독 주기인,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제3항 및 제7항 중 어느 한 항에 있어서,
상기 제1-1 응답 및 제1-2 응답은,
동일 또는 상이한 응답인,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
제11항에 있어서,
상기 제1-1 응답 및 제1-2 응답이 상이한 응답인 경우,
상기 제1-1 응답은,
상기 정답의 일부를 포함하는 응답이며,
상기 제1-2 응답은,
상기 정답에서 상기 제1-1 응답이 포함하는 일부를 제외한 응답인,
단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
삭제
제1항에 있어서,
상기 (d) 단계 이후에,
(h) 상기 와치독 장치가 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하는 경우, 상기 잠금을 해제한 제1 응답 레지스터를 잠그는 단계;
를 더 포함하는 단일 와치독 장치를 이용한 복수 개의 마이컴 에러 검출 방법.
하나 이상의 프로세서;
네트워크 인터페이스;
상기 프로세서에 의해 수행되는 컴퓨터 프로그램을 로드(Load)하는 메모리; 및
대용량 네트워크 데이터 및 상기 컴퓨터 프로그램을 저장하는 스토리지를 포함하되,
상기 컴퓨터 프로그램은 상기 하나 이상의 프로세서에 의해,
(a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 오퍼레이션;
(b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 오퍼레이션;
(c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 오퍼레이션; 및
(d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 오퍼레이션;을 실행하고,
상기 (a) 오퍼레이션 및 (b) 오퍼레이션 사이에,
(e) 상기 제1 MCU로부터 제1 와치독 키(Key)를 수신하는 오퍼레이션;
(f) 상기 수신한 제1 와치독 키가 올바른 키인지 판단하는 오퍼레이션; 및
(g) 상기 판단 결과, 상기 수신한 제1 와치독 키가 올바른 키에 해당하는 경우, 제1 응답 레지스터의 잠금을 해제하는 오퍼레이션;을 더 실행하는 복수 개의 마이컴에 대한 에러를 검출하는 단일 와치독 장치.
컴퓨팅 장치와 결합하여,
(a) 제1 MCU(Micro Control Unit) 및 제2 MCU에 제1 질의를 생성하여 송신하는 단계;
(b) 상기 제1 MCU 및 제2 MCU 로부터 상기 제1 질의에 대응하여 생성한 제1 응답을 수신하는 단계;
(c) 상기 수신한 제1 응답이 정답에 해당하는지 판단하는 단계; 및
(d) 상기 판단 결과, 상기 수신한 제1 응답이 정답에 해당하지 않는 경우, 에러 카운트를 가산하는 단계;
상기 (a) 단계 및 (b) 단계 사이에,
(e) 상기 제1 MCU로부터 제1 와치독 키(Key)를 수신하는 단계;
(f) 상기 수신한 제1 와치독 키가 올바른 키인지 판단하는 단계; 및
(g) 상기 판단 결과, 상기 수신한 제1 와치독 키가 올바른 키에 해당하는 경우, 제1 응답 레지스터의 잠금을 해제하는 단계;를 실행시키기 위하여, 컴퓨터 판독 가능 기록 매체에 저장된 컴퓨터 프로그램.