JPS5829052A - 誤動作防止機能付マイクロコンピユ−タ装置 - Google Patents
誤動作防止機能付マイクロコンピユ−タ装置Info
- Publication number
- JPS5829052A JPS5829052A JP56127193A JP12719381A JPS5829052A JP S5829052 A JPS5829052 A JP S5829052A JP 56127193 A JP56127193 A JP 56127193A JP 12719381 A JP12719381 A JP 12719381A JP S5829052 A JPS5829052 A JP S5829052A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- software
- interrupt
- operation code
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誤動作防止機能付マイクロコンピュータ（以下
マイコンと略す。）装置に係り、特に誤動作が発生し次
ときにｗ＆態七回復するのに好適なマイコン装置に関す
るものである。
マイコンと略す。）装置に係り、特に誤動作が発生し次
ときにｗ＆態七回復するのに好適なマイコン装置に関す
るものである。
従来のマイコン框、データの読み誤り等でプログラム全
正常に実行できなくなつ友場合に誤動作が継続するのを
防止する友め、ウォッチドッグタイマやアドレスエラー
チェック等のハードウェアを付加するようにしていた。
正常に実行できなくなつ友場合に誤動作が継続するのを
防止する友め、ウォッチドッグタイマやアドレスエラー
チェック等のハードウェアを付加するようにしていた。
しかし、こｎでは専用のハードウェアを設置しな＆′ｊ
ｆ′Ｌはならず、価格が高くなり−さらに部品追７１０
に工り信頼度の低下を招くという欠点を生ずる。
ｆ′Ｌはならず、価格が高くなり−さらに部品追７１０
に工り信頼度の低下を招くという欠点を生ずる。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、ソフトウェア誤り等によシマイコンが誤動作
状態になつ九ときに目動的に正常動作状態に復旧できる
誤動作防止機敏性マイクロコンピュータ装置を提供する
ことにある。
ところは、ソフトウェア誤り等によシマイコンが誤動作
状態になつ九ときに目動的に正常動作状態に復旧できる
誤動作防止機敏性マイクロコンピュータ装置を提供する
ことにある。
本発明は、マイコンの誤動作は、データの吠み間違い等
により正常に動作しなくなつ７を場合に発生することに
層目してなされたもので、第１の特徴は、正常動作時に
アクセスすることのないアドレス全マイクロプロセッサ
ユニットが参照し皮トきにソフトウェアによる割込みを
かけるオペレーションコードを発生する手段を具備さぞ
た点にある。第２の特徴は、さらに上記ソフトウェアに
よる割込みをかけるオペレーションコードが少すくも と２つ連続してい友ら誤動作と判断する手段と、＾ 上記誤動作を認却したときにマイクロコンピュータを電
源投入直後と同じ状態にする手段とをＸ備さぜた点にお
る。
により正常に動作しなくなつ７を場合に発生することに
層目してなされたもので、第１の特徴は、正常動作時に
アクセスすることのないアドレス全マイクロプロセッサ
ユニットが参照し皮トきにソフトウェアによる割込みを
かけるオペレーションコードを発生する手段を具備さぞ
た点にある。第２の特徴は、さらに上記ソフトウェアに
よる割込みをかけるオペレーションコードが少すくも と２つ連続してい友ら誤動作と判断する手段と、＾ 上記誤動作を認却したときにマイクロコンピュータを電
源投入直後と同じ状態にする手段とをＸ備さぜた点にお
る。
以下本発明を第１図ないし第５図に示し友爽施例を用い
て詳細に！！５２明する。
て詳細に！！５２明する。
第１図は本発明の装置の一爽施ガを示すフロック図であ
る。第１図において、マイクロプロセッサユニット（Ｍ
ＰＵ）ＩＫは、アドレス＠！号千制御信号のコントロー
ルバス２とデータバス３とが接続してあり、コントロー
ルバス２とデータバス３にに、メモリ４も接続しである
。ま次、データバス３は、抵抗箱５を介してアースか電
源６のどちらか一万Ｋｓｉｌ＠ｘる：うになっており、
ＭＰＵＩとメモリ４とがトライステート状態のときは、
ソフトウェア割込みが発生するオペレーション番コード
（モトローラ社のＭ０６８０Ｇの場合は、１６進数表示
の３Ｆというコード）の状態になる。第２図にモトロー
ラ社のマイコンＭ０６８００の抵抗箱で、第１図でαこ
ｎｌ用いである。
る。第１図において、マイクロプロセッサユニット（Ｍ
ＰＵ）ＩＫは、アドレス＠！号千制御信号のコントロー
ルバス２とデータバス３とが接続してあり、コントロー
ルバス２とデータバス３にに、メモリ４も接続しである
。ま次、データバス３は、抵抗箱５を介してアースか電
源６のどちらか一万Ｋｓｉｌ＠ｘる：うになっており、
ＭＰＵＩとメモリ４とがトライステート状態のときは、
ソフトウェア割込みが発生するオペレーション番コード
（モトローラ社のＭ０６８０Ｇの場合は、１６進数表示
の３Ｆというコード）の状態になる。第２図にモトロー
ラ社のマイコンＭ０６８００の抵抗箱で、第１図でαこ
ｎｌ用いである。
まえ、メモリ４のうちプログラムカウンタが書き込まれ
ていない空きの状態になっている部分にはソフトウェア
割込みのオペレーションにコードを記入しである。そし
てマイコンがオペレーションコードをツェナ（Ｍ、み込
むこと）する期間にソフトウェアによる割込みのオペレ
ーションコードを読み込むと、第３図に示す処理をノ・
−ドウエアか自動的に行う。すなわち、ステップ１００
で現在実行中の仕事を中断し、マイコンのレジスタ類（
ＭＣ６８００の場合、プログラムカウンタ、アキ巳ムレ
ータ、インデックスレジスタ、コンテジョンコードレジ
スタ等）ｔスタックＫｉ１遇させ、ステップ１１０でソ
フトウェア割込みか否ｐ−１ｒ判断し、その他の割込処
理の場合はステップ１４０へ進み、ソフトウェア割込み
の場合にステップ１２０へ進み、１６進表示でアドレス
ＦＦＦ、ＡとＦＦＦＢのデータ１ｒ１２み込み、ステッ
プ１３０でステップ１２０で読み込んだデータをソフト
ウェア割込みが発生し友ときの作業開始アドレスとして
仕事を開始する。
ていない空きの状態になっている部分にはソフトウェア
割込みのオペレーションにコードを記入しである。そし
てマイコンがオペレーションコードをツェナ（Ｍ、み込
むこと）する期間にソフトウェアによる割込みのオペレ
ーションコードを読み込むと、第３図に示す処理をノ・
−ドウエアか自動的に行う。すなわち、ステップ１００
で現在実行中の仕事を中断し、マイコンのレジスタ類（
ＭＣ６８００の場合、プログラムカウンタ、アキ巳ムレ
ータ、インデックスレジスタ、コンテジョンコードレジ
スタ等）ｔスタックＫｉ１遇させ、ステップ１１０でソ
フトウェア割込みか否ｐ−１ｒ判断し、その他の割込処
理の場合はステップ１４０へ進み、ソフトウェア割込み
の場合にステップ１２０へ進み、１６進表示でアドレス
ＦＦＦ、ＡとＦＦＦＢのデータ１ｒ１２み込み、ステッ
プ１３０でステップ１２０で読み込んだデータをソフト
ウェア割込みが発生し友ときの作業開始アドレスとして
仕事を開始する。
そこで、この作業開始アドレスを電源がオンしたときに
最初の仕事全行うリセット処理と同じアドレスにしてお
くと、再起動が可能になる。
最初の仕事全行うリセット処理と同じアドレスにしてお
くと、再起動が可能になる。
このような構成にすると、マイコンが暴走したこトカ、
ウオッチドックタイマエり速ヤかに発足でさる確率が高
くなり、かつ、部品が少なくてすみ、萬信頼度とするこ
とができる。
ウオッチドックタイマエり速ヤかに発足でさる確率が高
くなり、かつ、部品が少なくてすみ、萬信頼度とするこ
とができる。
第４図は本発明の装置の他の実施例を示すブロツク図で
、第４図において、第１図と同一部分に同じ符号で示し
、ここでは説ｔＪＡを省略する。第４図においては、Ｍ
Ｐ Ｕ １に接続しであるコントロールバス２には嘔
らにリセット信号発生回路７（アドレス７’：ｌ−／ト
ワン秋ットマルチバイプレータ等で構成しである。）１
−接続してあり、また、ＭＰＵＩとリセット信号発生＠
１１ｉ！＋７にはり七ット偲号巌８を接続し、リセット
信号ａ８はプルアップ抵抗９ｔ−介して電源６の正電圧
端子に接続し、リセット信号ｌＲ８に電源６の正電圧を
印加するようにしである。ま友、リセット信号！！８と
コントロールバス２ｆＪＫマイコンの周辺ＬＳＩｌ０’
ｋｌｉ絖しである。
、第４図において、第１図と同一部分に同じ符号で示し
、ここでは説ｔＪＡを省略する。第４図においては、Ｍ
Ｐ Ｕ １に接続しであるコントロールバス２には嘔
らにリセット信号発生回路７（アドレス７’：ｌ−／ト
ワン秋ットマルチバイプレータ等で構成しである。）１
−接続してあり、また、ＭＰＵＩとリセット信号発生＠
１１ｉ！＋７にはり七ット偲号巌８を接続し、リセット
信号ａ８はプルアップ抵抗９ｔ−介して電源６の正電圧
端子に接続し、リセット信号ｌＲ８に電源６の正電圧を
印加するようにしである。ま友、リセット信号！！８と
コントロールバス２ｆＪＫマイコンの周辺ＬＳＩｌ０’
ｋｌｉ絖しである。
ＭＰＵＩ、周辺Ｌ８ＩＩＧｔ！、１）−に７）信号が零
から正電、圧になると、目動的に再スタートする。
から正電、圧になると、目動的に再スタートする。
さて、ソフトウェアによる割込みが発生すると、第５図
に示すノアトウエアが第３図を用いて説明しｔ処理に１
！！ｈてハードウェアに裏って起動される。そして、ま
ず、ステップ２ Ｏ０でソフトウェアの割込みが発生し
友時点のプログラムカウンタを調べ、次のオペレーショ
ンフードもやニリソフトウエア割込みを発生させるオペ
レーションコードが書かｎている場合に、ステップ２１
０を実行し、そｎ以外の場合には、ステップ２２０ｒ実
行する。ステップ２１０では２個以上ソフトウェア１ｉ
１Ｊ 込ミ（７）オペレーションコードが続いたときに
は異常であると判断し、リセット発生装置７ヘリセツト
パルスの発生を指示する。ステップ２２０で框、マイコ
ンの動作が正常であるが、劃込み七ソフト的に発生させ
るソフトウェア割込みの本来の目的に使用するその他の
ソフトウェア割込処理を行う。
に示すノアトウエアが第３図を用いて説明しｔ処理に１
！！ｈてハードウェアに裏って起動される。そして、ま
ず、ステップ２ Ｏ０でソフトウェアの割込みが発生し
友時点のプログラムカウンタを調べ、次のオペレーショ
ンフードもやニリソフトウエア割込みを発生させるオペ
レーションコードが書かｎている場合に、ステップ２１
０を実行し、そｎ以外の場合には、ステップ２２０ｒ実
行する。ステップ２１０では２個以上ソフトウェア１ｉ
１Ｊ 込ミ（７）オペレーションコードが続いたときに
は異常であると判断し、リセット発生装置７ヘリセツト
パルスの発生を指示する。ステップ２２０で框、マイコ
ンの動作が正常であるが、劃込み七ソフト的に発生させ
るソフトウェア割込みの本来の目的に使用するその他の
ソフトウェア割込処理を行う。
このような構成にすると、ソフトウェア割込みが発生す
ると、目動的にマイコンが異常が否がｔ判断し、異常の
場合社自動的にリセット信号が零になり、ＭＰＵＩのみ
ならず周辺ＬＳ１１０％、リセットさｎ、マイコンを再
起動できる。
ると、目動的にマイコンが異常が否がｔ判断し、異常の
場合社自動的にリセット信号が零になり、ＭＰＵＩのみ
ならず周辺ＬＳ１１０％、リセットさｎ、マイコンを再
起動できる。
上記したように、第４図に示し友冥施ガにおいては、少
数の部品添加により、ソフトウェアの−り等によるマイ
コンのＩｌｌ！ｌｌ状態からのＯ！婦が可能になるとい
う効果がある。
数の部品添加により、ソフトウェアの−り等によるマイ
コンのＩｌｌ！ｌｌ状態からのＯ！婦が可能になるとい
う効果がある。
以上説明し友ように、本発明によれば、ソフトウェア誤
り等によりマイコンが誤動作状態になっ几ときに自動的
に正常動作状態に復旧できるので、信頼度の高いマイコ
ン装置にできるという効果がある。
り等によりマイコンが誤動作状態になっ几ときに自動的
に正常動作状態に復旧できるので、信頼度の高いマイコ
ン装置にできるという効果がある。
第１図は本発明の誤動作防止機能付マイコン装置の一実
施例を示すブロック図、第２図は第１図の抵抗箱の一実
施例を示す構匠図、第３図は第２図におけるソフトウェ
アの一実施例を示すフローチャー）、＄４汀本発明の他
の実施例を示すブロック図、第５図は第４図におけるソ
フトウェアの一実施例を示すフローチャートである。 １・・−ＭＰｔＪ、２−・コントロールバス、３−・・
データバス、シ・・・メモリ、５・・・抵抗箱、６・・
・電源、７・・・リセット信号発生回路、８−・・リセ
ット信号線、９−７’ルアツブ抵抗、１Ｏ−１ｊ１辺Ｉ
、８Ｉ。 代理人 弁理士 長崎博男 （ほか１名） 第 １ 図 第 ２ 口 第 ３ 口 第 ４図
施例を示すブロック図、第２図は第１図の抵抗箱の一実
施例を示す構匠図、第３図は第２図におけるソフトウェ
アの一実施例を示すフローチャー）、＄４汀本発明の他
の実施例を示すブロック図、第５図は第４図におけるソ
フトウェアの一実施例を示すフローチャートである。 １・・−ＭＰｔＪ、２−・コントロールバス、３−・・
データバス、シ・・・メモリ、５・・・抵抗箱、６・・
・電源、７・・・リセット信号発生回路、８−・・リセ
ット信号線、９−７’ルアツブ抵抗、１Ｏ−１ｊ１辺Ｉ
、８Ｉ。 代理人 弁理士 長崎博男 （ほか１名） 第 １ 図 第 ２ 口 第 ３ 口 第 ４図
Claims (1)
- 【特許請求の範囲】 １、マイクコプロセッサユニットと、メモリと、アドレ
スバスおよびコントロールバスを備、ｔｅマイクロコン
ピュータにおいて、正常動作時にアクセスすることのな
いアドレスを前記マイクロプロセッサユニットが参照し
定ときにソフトウェアによる割込みをかけるオペレーシ
ョンコードヲ発生する手段を具備していることを特徴と
する誤動作防止機能付マイクロコンピュータ。 ２、前記オペレーションコードを発生する手段が前記デ
ータバスに接続したソフトウェアによる割込みが発生す
るようにプルアップおよびプルダウンする抵抗箱よりな
る特許請求の範囲第１項記載の誤動作防止機能付マイク
ロコンピュータ。 ３、前記オペレーションコードを発生する手段が前記メ
モリのプログラムおよびデータの格納に使用しない部分
に記入したソフトウェアによる割込み音発生させるオペ
レーションコードである符許目求の範囲第１項記載の誤
動作防止機能付マイクロコンピュータ。 ４、前記オペレーションコードを発生する子役が前記デ
ータバスに接続し友ソフトウェアによる割込みが発生す
るようにプルアップおよびプルダウンする箱抗箱および
前記メモリのプログラムおよびデータの格納に使用しな
い部分に記入したソフトウェアによる割込みを発生させ
るオペレーションコードでめる特許請求の範囲第１項記
載の誤動作防止機能付マイクロコンピュータ。 ５、マイクロプロセッサユニットと、メモリと、アドレ
スバスおＸびコントロールバスを備えたマイクロコンピ
ュータにおいて、正常動作時にアクセスすることないア
ドレス全前記マイクロプロセッサユニットが参照しｔと
きにソフトウェアによる割込みをかけるオペレーション
コーＦ’ｊｚＡ生−ｊる手段と、前記ソフトウェアにＬ
る割込み′にカ・けるオペレーションコードが少なくと
も２つ連続してい友ら誤動作と判断する手段と、繭記娯
動作を認知し九ときに前記マイクロコンピュータを電源
投入ＩＮ後と同じ状態にする手段と會具備することを！
ｖｆ黴とする誤動作防止機能付マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127193A JPS5829052A (ja) | 1981-08-12 | 1981-08-12 | 誤動作防止機能付マイクロコンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127193A JPS5829052A (ja) | 1981-08-12 | 1981-08-12 | 誤動作防止機能付マイクロコンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829052A true JPS5829052A (ja) | 1983-02-21 |
Family
ID=14953988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127193A Pending JPS5829052A (ja) | 1981-08-12 | 1981-08-12 | 誤動作防止機能付マイクロコンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161047A (ja) * | 1982-03-17 | 1983-09-24 | Fujitsu Ltd | 計算機のプログラム例外検出方法 |
| JPS6014345A (ja) * | 1983-07-05 | 1985-01-24 | Fuji Xerox Co Ltd | プログラムの暴走保護方式 |
| JPS6133551A (ja) * | 1984-07-25 | 1986-02-17 | Mitsubishi Electric Corp | マイクロプロセツサ監視装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139443A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Information processor |
| JPS5547546A (en) * | 1978-09-29 | 1980-04-04 | Oki Electric Ind Co Ltd | Microcomputer circuit |
| JPS5583945A (en) * | 1978-12-19 | 1980-06-24 | Ricoh Co Ltd | Abnormal action preventing system for unit controlled by microcomputer |
-
1981
- 1981-08-12 JP JP56127193A patent/JPS5829052A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139443A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Information processor |
| JPS5547546A (en) * | 1978-09-29 | 1980-04-04 | Oki Electric Ind Co Ltd | Microcomputer circuit |
| JPS5583945A (en) * | 1978-12-19 | 1980-06-24 | Ricoh Co Ltd | Abnormal action preventing system for unit controlled by microcomputer |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161047A (ja) * | 1982-03-17 | 1983-09-24 | Fujitsu Ltd | 計算機のプログラム例外検出方法 |
| JPS6014345A (ja) * | 1983-07-05 | 1985-01-24 | Fuji Xerox Co Ltd | プログラムの暴走保護方式 |
| JPS6133551A (ja) * | 1984-07-25 | 1986-02-17 | Mitsubishi Electric Corp | マイクロプロセツサ監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063586B2 (ja) | 計算モジュールの監視方法 | |
| KR970062904A (ko) | 이중면 비휘발성 메모리를 이용한 데이타베이스 회복 장치 및 그 방법 | |
| CN111143132B (zh) | 一种bios恢复方法、装置、设备及可读存储介质 | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| JPS5829052A (ja) | 誤動作防止機能付マイクロコンピユ−タ装置 | |
| JPH0218503B2 (ja) | ||
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JP3281113B2 (ja) | マイコンシステムの異常検出回路 | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JP2954040B2 (ja) | 割込監視装置 | |
| JPS6014345A (ja) | プログラムの暴走保護方式 | |
| AU669410B2 (en) | Error recovery mechanism for software visible registers in computer systems | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPH0352015A (ja) | 電源断の検出・復帰回路 | |
| JP2771897B2 (ja) | データ処理システムにおける入出力命令の発行制御システム | |
| JPH02224170A (ja) | マルチプロセッサ制御装置 | |
| JPH0814779B2 (ja) | 演算制御装置の初期化方法 | |
| JPS63118848A (ja) | マイクロコンピユ−タ異常時の復帰回路 | |
| JPS597982B2 (ja) | 計算機システムのシステム障害時の再開始方式 | |
| JP2731386B2 (ja) | 制御装置 | |
| JPH08221375A (ja) | 情報処理システム | |
| JPS6343769B2 (ja) | ||
| JPS5833737A (ja) | リセツト制御方式 |