JPH063586B2 - 計算モジュールの監視方法 - Google Patents
計算モジュールの監視方法Info
- Publication number
- JPH063586B2 JPH063586B2 JP59504096A JP50409684A JPH063586B2 JP H063586 B2 JPH063586 B2 JP H063586B2 JP 59504096 A JP59504096 A JP 59504096A JP 50409684 A JP50409684 A JP 50409684A JP H063586 B2 JPH063586 B2 JP H063586B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- program
- pattern
- monitoring device
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Measuring And Recording Apparatus For Diagnosis (AREA)
- Burglar Alarm Systems (AREA)
Description
【発明の詳細な説明】 従来技術 本発明は、特許請求の範囲第1項記載の上位概念に記載
の電子計算モジュール、例えばマイクロプロセッサの監
視方法から出発している。
の電子計算モジュール、例えばマイクロプロセッサの監
視方法から出発している。
ドイツ連邦共和国特許公開第2842392号公報およ
びドイツ連邦共和国特許公開第2903638号公報か
ら、プログラム制御される装置のための、短時間の障害
またはシステムの故障を検知し、さらにマイクロプロセ
ッサのリセット入力側または、割込み入力側を操作する
監視装置は、公知である。その装置によって、目下のプ
ログラムシーケンスが停止され、プログラムの最初にリ
セットすることによって、プログラムシーケンスは、緊
急回路装置を作動させるために、順序通りに運転が開始
される。前述のような装置に関して、リセットが監視装
置により行なわれるのか(いわゆるウォッチドッグリセ
ット)または、他の原因、たとえば給電電圧のスイッチ
インにより行なわれるのか(いわゆるパワーオン−リセ
ット)かの区別をすることが、不可能である点が問題で
ある。
びドイツ連邦共和国特許公開第2903638号公報か
ら、プログラム制御される装置のための、短時間の障害
またはシステムの故障を検知し、さらにマイクロプロセ
ッサのリセット入力側または、割込み入力側を操作する
監視装置は、公知である。その装置によって、目下のプ
ログラムシーケンスが停止され、プログラムの最初にリ
セットすることによって、プログラムシーケンスは、緊
急回路装置を作動させるために、順序通りに運転が開始
される。前述のような装置に関して、リセットが監視装
置により行なわれるのか(いわゆるウォッチドッグリセ
ット)または、他の原因、たとえば給電電圧のスイッチ
インにより行なわれるのか(いわゆるパワーオン−リセ
ット)かの区別をすることが、不可能である点が問題で
ある。
給電電圧のスイッチインの後、正規のプログラムシーケ
ンスがスタートされる所定の状態を得るために、マイク
ロプロセッサが安定状態になった後緊急回路装置をマイ
クロプロセッサに接続することが必要である。さらに回
路技術的手段ないしプログラム制御手段によって監視装
置のリセット信号がしばらくしてマイクロプロセッサを
停止し、そして再び始動させるように監視装置を付加接
続することが必要である。
ンスがスタートされる所定の状態を得るために、マイク
ロプロセッサが安定状態になった後緊急回路装置をマイ
クロプロセッサに接続することが必要である。さらに回
路技術的手段ないしプログラム制御手段によって監視装
置のリセット信号がしばらくしてマイクロプロセッサを
停止し、そして再び始動させるように監視装置を付加接
続することが必要である。
ドイツ連邦共和国特許公開第3240704号から、障
害が長く続く場合、繰り返しリセットを行うことによ
り、計算モジュールのプログラムを新しくスタートさせ
るように試みる電子計算モジュールを監視する回路装置
は、公知である。この場合、パワーオンリセットである
かまた、リセットキーの操作によるリセットであるか、
もしくは、監視装置によるリセットであるかの識別が、
不可能であることが、問題である。
害が長く続く場合、繰り返しリセットを行うことによ
り、計算モジュールのプログラムを新しくスタートさせ
るように試みる電子計算モジュールを監視する回路装置
は、公知である。この場合、パワーオンリセットである
かまた、リセットキーの操作によるリセットであるか、
もしくは、監視装置によるリセットであるかの識別が、
不可能であることが、問題である。
発明の効果 電子計算モジュール、例えばマイクロプロセッサの監視
のための、特許請求の第1項の特徴部分に記載の構成を
有する本発明の方法は、次のような有利な点を有する。
すなわち、リセットの後に続くプログラム部分の開始を
簡単なプログラム制御された決定により行うことによっ
て、リセットが、無条件にトリガされたか、または、監
視装置の働きにより、トリガされたかを検知することが
かのうになる。この決定は、プログラム制御されてマイ
クロプロセッサによって実施されるので、決定過程にお
ける変更ないしは、その他の決定を行うことが、簡単に
可能である。前述のことは、レジスタの完全な再初期化
と、ユーザーのプログラムの新たなロードが、もはや必
要でないので、プログラムの再スタートを著しく短縮で
きるという利点を有する。さらに、本発明の方法は、特
別な回路技術の作業を必要としないという利点もある。
のための、特許請求の第1項の特徴部分に記載の構成を
有する本発明の方法は、次のような有利な点を有する。
すなわち、リセットの後に続くプログラム部分の開始を
簡単なプログラム制御された決定により行うことによっ
て、リセットが、無条件にトリガされたか、または、監
視装置の働きにより、トリガされたかを検知することが
かのうになる。この決定は、プログラム制御されてマイ
クロプロセッサによって実施されるので、決定過程にお
ける変更ないしは、その他の決定を行うことが、簡単に
可能である。前述のことは、レジスタの完全な再初期化
と、ユーザーのプログラムの新たなロードが、もはや必
要でないので、プログラムの再スタートを著しく短縮で
きるという利点を有する。さらに、本発明の方法は、特
別な回路技術の作業を必要としないという利点もある。
図面 次に図示の実施例につき詳しく説明する。第1図は、本
発明の方法を実施するための装置の回路図を示し、第2
図は、動作を説明するための信号の流れ図を示してい
る。
発明の方法を実施するための装置の回路図を示し、第2
図は、動作を説明するための信号の流れ図を示してい
る。
実施例の説明 本発明は、監視装置(ウォッチドッグ)によるリセット
と、パワーオンリセット回路によるリセットとを次の事
実に基づいて識別することができる。すなわち、供給電
圧が比較的長時間中断してからの再投入接続の際には、
揮発性メモリ(RAM)に不特定な記憶内容が存在して
おり、計算モジュールのリセット後に不発性メモリ(R
OM)からの記憶内容が揮発性メモリに転送しなければ
ならない。従って、パワーオンリセット回路によるリセ
ット後には、揮発性メモリのパターンと不揮発性メモリ
のパターンとの間に一致点が存在しない。しかし監視装
置によるリセットの場合は、揮発性メモリに前に転送さ
れた不揮発性メモリの記憶内容が残されているので、パ
ターンの少なくとも一部が一致する。
と、パワーオンリセット回路によるリセットとを次の事
実に基づいて識別することができる。すなわち、供給電
圧が比較的長時間中断してからの再投入接続の際には、
揮発性メモリ(RAM)に不特定な記憶内容が存在して
おり、計算モジュールのリセット後に不発性メモリ(R
OM)からの記憶内容が揮発性メモリに転送しなければ
ならない。従って、パワーオンリセット回路によるリセ
ット後には、揮発性メモリのパターンと不揮発性メモリ
のパターンとの間に一致点が存在しない。しかし監視装
置によるリセットの場合は、揮発性メモリに前に転送さ
れた不揮発性メモリの記憶内容が残されているので、パ
ターンの少なくとも一部が一致する。
本発明は上記の事実に基づき、揮発性メモリの記憶パタ
ーンと不揮発性メモリの記憶パターンとを比較し、その
一致性によって監視装置によるリセットなのか、パワー
オンリセット回路によるリセットなのかを識別し、監視
装置によるリセットの場合は全システムを初期化しない
で相応のプログラムを開始するのである。
ーンと不揮発性メモリの記憶パターンとを比較し、その
一致性によって監視装置によるリセットなのか、パワー
オンリセット回路によるリセットなのかを識別し、監視
装置によるリセットの場合は全システムを初期化しない
で相応のプログラムを開始するのである。
第1図は、マイクロプロセッサ1、監視装置(ウォッチ
ドッグ)2、パワーオンリセット回路5、不揮発性メモ
リ(ROM)6、揮発性メモリ(RAM)7を示す。
ドッグ)2、パワーオンリセット回路5、不揮発性メモ
リ(ROM)6、揮発性メモリ(RAM)7を示す。
マイクロプロセッサ1は、バスを介して出力側13がR
OM6およびRAM7と接続されている。マイクロプロ
セッサ1の出力側11はウォッチドッグ2の入力側と接
続されており、ウォッチドッグの出力側22はオア素子
4の入力側と接続されている。オア素子4の別の入力側
はパワーオンリセット回路5の出力側51と接続されて
いる。オア素子の出力側はマイクロプロセッサ1の入力
側と接続されている。
OM6およびRAM7と接続されている。マイクロプロ
セッサ1の出力側11はウォッチドッグ2の入力側と接
続されており、ウォッチドッグの出力側22はオア素子
4の入力側と接続されている。オア素子4の別の入力側
はパワーオンリセット回路5の出力側51と接続されて
いる。オア素子の出力側はマイクロプロセッサ1の入力
側と接続されている。
マイクロプロセッサ1は出力側11を介して周期的に信
号をウォッチドッグ2に送出する。この周期的信号は、
プログラムがマイクロプロセッサ1により正しく実行さ
れている場合に発生し、プログラム経過に障害が生じる
とこの信号の周期性が乱れる。ウォッチドッグ2はこの
信号の周期性の乱れを検出し、これに基づき、オア素子
4を介して制限されたリセットをトリガする。供給電圧
の投入接続の際は、パワーオンリセット回路5によりオ
ア素子4を介して制限されないリセットがトリガされ
る。
号をウォッチドッグ2に送出する。この周期的信号は、
プログラムがマイクロプロセッサ1により正しく実行さ
れている場合に発生し、プログラム経過に障害が生じる
とこの信号の周期性が乱れる。ウォッチドッグ2はこの
信号の周期性の乱れを検出し、これに基づき、オア素子
4を介して制限されたリセットをトリガする。供給電圧
の投入接続の際は、パワーオンリセット回路5によりオ
ア素子4を介して制限されないリセットがトリガされ
る。
第2図によれば通常の場合、マイクロプロセッサ1はメ
インプログラム60と、入力側12の問合せによるリセ
ット問合せ61とのループを実行する。メインプログラ
ム60では少なくとも1つのパルスが出力側11に形成
される。この場合、この問合せが具体的な適用例で選択
されたマイクロプロセッサ型式に応じ、プログラムで実
行されても、回路技術的手段により実現されてもどちら
でも良い。リセットが行れなければ(0)、メインプロ
グラム60がさらに実行される。
インプログラム60と、入力側12の問合せによるリセ
ット問合せ61とのループを実行する。メインプログラ
ム60では少なくとも1つのパルスが出力側11に形成
される。この場合、この問合せが具体的な適用例で選択
されたマイクロプロセッサ型式に応じ、プログラムで実
行されても、回路技術的手段により実現されてもどちら
でも良い。リセットが行れなければ(0)、メインプロ
グラム60がさらに実行される。
リセットが行われると(1)、パターン比較62が実行
される。このパターン比較により、リセットがウォッチ
ドッグ2により行われたのか、またはパワーオンリセッ
ト回路5により行われたのかを識別することができる。
パワーオンリセット回路によるリセットの場合、マイク
ロプロセッサ1の揮発性メモリ(RAM)7には不特定
なパターンが存在する。ウォッチドッグによるリセット
の場合、揮発性メモリ7の少なくとも一部には、ウォッ
チドッグによるリセットが行われる前の状態に対して典
型的なパターンが存在する。この典型的なパターンは不
揮発性メモリに記憶されていたものであり前もってわか
っている。比較62に際し、不揮発性メモリ(ROM)
6からこの典型的なパターンに相応する比較パターンが
読み出され、揮発性メモリ7のパターンと比較される。
これらのパターンが一致するか、少なくとも一部に一致
点がある場合(1)、プログラム部分64へ分岐され
る。このプログラム部分64は、ウォッチドッグによる
リセットの場合に対応する機能を実行する。この機能に
は、マイクロプロセッサ1の出力側11を介してのウォ
ッチドッグ2の再作動もふくまれる。パターン間に一致
点が存在しない場合(0)、プログラム部分63へ分岐
される。この場合はパワーオンリセット回路によるリセ
ットの場合であり、全システムの再初期化が行われる。
プログラム63、65または64の終了後、第1図の装
置は、再び、第2図のプログラム状態60、61に戻
る。
される。このパターン比較により、リセットがウォッチ
ドッグ2により行われたのか、またはパワーオンリセッ
ト回路5により行われたのかを識別することができる。
パワーオンリセット回路によるリセットの場合、マイク
ロプロセッサ1の揮発性メモリ(RAM)7には不特定
なパターンが存在する。ウォッチドッグによるリセット
の場合、揮発性メモリ7の少なくとも一部には、ウォッ
チドッグによるリセットが行われる前の状態に対して典
型的なパターンが存在する。この典型的なパターンは不
揮発性メモリに記憶されていたものであり前もってわか
っている。比較62に際し、不揮発性メモリ(ROM)
6からこの典型的なパターンに相応する比較パターンが
読み出され、揮発性メモリ7のパターンと比較される。
これらのパターンが一致するか、少なくとも一部に一致
点がある場合(1)、プログラム部分64へ分岐され
る。このプログラム部分64は、ウォッチドッグによる
リセットの場合に対応する機能を実行する。この機能に
は、マイクロプロセッサ1の出力側11を介してのウォ
ッチドッグ2の再作動もふくまれる。パターン間に一致
点が存在しない場合(0)、プログラム部分63へ分岐
される。この場合はパワーオンリセット回路によるリセ
ットの場合であり、全システムの再初期化が行われる。
プログラム63、65または64の終了後、第1図の装
置は、再び、第2図のプログラム状態60、61に戻
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−79535(JP,A) 特開 昭58−158726(JP,A) 実開 昭58−164024(JP,U)
Claims (2)
- 【請求項1】2つのリセット装置を有する計算モジュー
ル(1)の監視方法であって、 前記リセット装置のリセット信号が論理ゲート(4)を
介して前記計算モジュール(1)のリセット入力側に供
給され、 前記リセット装置の1つとして監視装置(2)が使用さ
れ、該監視装置は計算モジュール(1)における正常な
プログラム経過を監視するものである、計算モジュール
の監視方法において、 計算モジュール(1)のリセット後に、どちらのリセッ
ト装置によりリセットが行われたかを検出するために、
ROM(6)にファイルされている比較パターンとRA
M(7)に存在するパターンとの比較を行い、 前記パターンと前記比較パターンとの間に少なくとも部
分的な一致点がある場合、監視装置(2)によるリセッ
トに対応する機能を実行するプログラム(64)をスタ
ートし、 前記パターンに一致点がない場合、全システムの再初期
化(65)を行うことを特徴とする、計算モジュールの
監視方法。 - 【請求項2】前記監視装置(2)によるリセットに対応
する機能を実行するプログラム(64)において、監視
装置を再作動する請求の範囲第1項記載の計算モジュー
ルの監視方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833343227 DE3343227A1 (de) | 1983-11-30 | 1983-11-30 | Verfahren zur ueberwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren |
DE3343227.9 | 1983-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61500570A JPS61500570A (ja) | 1986-03-27 |
JPH063586B2 true JPH063586B2 (ja) | 1994-01-12 |
Family
ID=6215602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59504096A Expired - Lifetime JPH063586B2 (ja) | 1983-11-30 | 1984-11-02 | 計算モジュールの監視方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4683568A (ja) |
EP (1) | EP0163670B1 (ja) |
JP (1) | JPH063586B2 (ja) |
AU (1) | AU571906B2 (ja) |
BR (1) | BR8407193A (ja) |
DE (2) | DE3343227A1 (ja) |
WO (1) | WO1985002475A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803682A (en) * | 1985-03-04 | 1989-02-07 | Sanyo Electric Co., Ltd. | Resetting system |
DE3603659C1 (en) * | 1986-02-06 | 1987-07-30 | Ant Nachrichtentech | Method and circuit arrangement for monitoring a processor system |
US4926427A (en) * | 1986-09-30 | 1990-05-15 | Siemens Aktiengesellschaft | Software error detection apparatus |
GB2197507A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system |
US4811200A (en) * | 1987-05-12 | 1989-03-07 | Motorola, Inc. | Multiple microprocessor watchdog system |
US4819237A (en) * | 1987-08-05 | 1989-04-04 | Digital Appliance Controls, Inc. | Method and apparatus for monitoring the validity of microprocess or volatile memory |
JPH01159716A (ja) * | 1987-12-16 | 1989-06-22 | Alpine Electron Inc | マイコンのリセット回路 |
US4931975A (en) * | 1987-12-21 | 1990-06-05 | Johnson Service Company | Microprocessor-based controller with synchronous reset |
US5051936A (en) * | 1987-12-21 | 1991-09-24 | Johnson Service Company | Microprocessor-based controller with synchronous reset |
US4912708A (en) * | 1988-03-22 | 1990-03-27 | Siemens Transmission Systems, Inc. | Automatic microprocessor fault recovery system |
US4947393A (en) * | 1988-09-12 | 1990-08-07 | Unisys Corporation | Activity verification system for memory or logic |
JPH0317760A (ja) * | 1989-06-14 | 1991-01-25 | Mitsubishi Electric Corp | データ書込み確認方式 |
US5068852A (en) * | 1989-11-23 | 1991-11-26 | John Fluke Mfg. Co., Inc. | Hardware enhancements for improved performance of memory emulation method |
DE4112334A1 (de) * | 1991-04-16 | 1992-10-22 | Bosch Gmbh Robert | Mehrrechnersystem in einem kraftfahrzeug |
JP2758742B2 (ja) * | 1991-07-19 | 1998-05-28 | 日本電気株式会社 | 誤動作検出方式 |
US6134655A (en) * | 1992-05-13 | 2000-10-17 | Comverge Technologies, Inc. | Method and apparatus for initializing a microprocessor to insure fault-free operation |
US5345583A (en) * | 1992-05-13 | 1994-09-06 | Scientific-Atlanta, Inc. | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state |
US5408573A (en) * | 1992-06-17 | 1995-04-18 | Johnson Service Company | Integrated motor controller |
US5519832A (en) * | 1992-11-13 | 1996-05-21 | Digital Equipment Corporation | Method and apparatus for displaying module diagnostic results |
DE59302054D1 (de) * | 1993-01-25 | 1996-05-02 | Siemens Ag | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen |
US5542042A (en) * | 1993-05-27 | 1996-07-30 | Whirlpool Corporation | Method and apparatus for monitoring volatile memory validity |
US6212651B1 (en) * | 1993-06-30 | 2001-04-03 | Dell Usa L.P. | Computer system having an instruction interception and substitution circuit |
DE19508793A1 (de) | 1995-03-14 | 1996-09-19 | Bosch Gmbh Robert | Schaltung zum Betreiben von Rechenbausteinen, insbesondere Mikroprozessoren |
DE19541651C1 (de) * | 1995-11-08 | 1997-01-30 | Siemens Nixdorf Inf Syst | Schnelleinschaltungsverfahren |
DE19601804A1 (de) * | 1996-01-19 | 1997-07-24 | Bosch Gmbh Robert | Verfahren und Vorrichtung zum Überwachen einer elektronischen Recheneinheit |
US5872670A (en) * | 1997-02-07 | 1999-02-16 | Quantum Corporation | Methods and apparatus for preventing disk drive damage by parking a transducer during microprocessor failures |
US8051282B2 (en) * | 2008-04-02 | 2011-11-01 | S.C. Johnson & Son, Inc. | Low voltage reset determination and operational flow modification for microprocessor-controlled devices |
JP5663821B2 (ja) * | 2011-03-16 | 2015-02-04 | レシップホールディングス株式会社 | 非常用発電機の制御装置および制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779535A (en) * | 1980-11-06 | 1982-05-18 | Canon Inc | Information processor |
JPS58158726A (ja) * | 1982-03-12 | 1983-09-21 | Fuji Xerox Co Ltd | マイクロコンピユ−タ用制御装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5494850A (en) * | 1978-01-11 | 1979-07-26 | Nissan Motor | Arithmetic processor |
US4287565A (en) * | 1978-09-29 | 1981-09-01 | Robert Bosch Gmbh | Monitoring system for program controlled apparatus |
US4263647A (en) * | 1979-02-07 | 1981-04-21 | Allen-Bradley Company | Fault monitor for numerical control system |
JPS6032217B2 (ja) * | 1979-04-02 | 1985-07-26 | 日産自動車株式会社 | 制御用コンピュ−タのフェィルセ−フ装置 |
IT1118947B (it) * | 1979-10-04 | 1986-03-03 | Indesit | Circuito elettronico di memorizzazione di dati in un apparato elettrodomestico |
CA1160753A (en) * | 1980-08-20 | 1984-01-17 | David R. Boothman | Microprocessor watchdog system |
US4410991A (en) * | 1981-06-03 | 1983-10-18 | Gte Laboratories Incorporated | Supervisory control apparatus |
DE3240704A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
US4594685A (en) * | 1983-06-24 | 1986-06-10 | General Signal Corporation | Watchdog timer |
US4586179A (en) * | 1983-12-09 | 1986-04-29 | Zenith Electronics Corporation | Microprocessor reset with power level detection and watchdog timer |
-
1983
- 1983-11-30 DE DE19833343227 patent/DE3343227A1/de not_active Ceased
-
1984
- 1984-11-02 BR BR8407193A patent/BR8407193A/pt not_active IP Right Cessation
- 1984-11-02 AU AU35554/84A patent/AU571906B2/en not_active Ceased
- 1984-11-02 JP JP59504096A patent/JPH063586B2/ja not_active Expired - Lifetime
- 1984-11-02 EP EP84904096A patent/EP0163670B1/de not_active Expired
- 1984-11-02 US US06/760,734 patent/US4683568A/en not_active Expired - Lifetime
- 1984-11-02 DE DE8484904096T patent/DE3476592D1/de not_active Expired
- 1984-11-02 WO PCT/DE1984/000232 patent/WO1985002475A1/de not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779535A (en) * | 1980-11-06 | 1982-05-18 | Canon Inc | Information processor |
JPS58158726A (ja) * | 1982-03-12 | 1983-09-21 | Fuji Xerox Co Ltd | マイクロコンピユ−タ用制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0163670A1 (de) | 1985-12-11 |
DE3476592D1 (en) | 1989-03-09 |
EP0163670B1 (de) | 1989-02-01 |
AU3555484A (en) | 1985-06-13 |
DE3343227A1 (de) | 1985-06-05 |
JPS61500570A (ja) | 1986-03-27 |
AU571906B2 (en) | 1988-04-28 |
BR8407193A (pt) | 1985-11-05 |
US4683568A (en) | 1987-07-28 |
WO1985002475A1 (en) | 1985-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH063586B2 (ja) | 計算モジュールの監視方法 | |
CN102656568A (zh) | 微计算机及其动作方法 | |
KR20000023208A (ko) | 영구 및 프로그램가능한 인에이블먼트를 갖는 개선된 감시타이머 제어회로 | |
JP4708088B2 (ja) | 障害復旧方法およびマイクロコンピュータ | |
JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
JP2508305B2 (ja) | 初期値決定装置 | |
JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
JP2504502B2 (ja) | 集積回路カ―ド | |
JPH03136153A (ja) | マイクロコントローラ | |
JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
JPS5829052A (ja) | 誤動作防止機能付マイクロコンピユ−タ装置 | |
JPH09190360A (ja) | マイクロコンピュータ及びその暴走監視処理方法 | |
JPS61226820A (ja) | 復電によるデ−タ処理再開方式 | |
JPH0679279B2 (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
JPH07319816A (ja) | Cpuシステムにおけるロギング情報の収集方法 | |
JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
JPH119885A (ja) | 全自動洗濯機 | |
JPH10133958A (ja) | 通信装置制御回路 | |
JPH01292563A (ja) | マルチプロセッサシステムの復旧処理方式 | |
JPS58117059A (ja) | 情報処理装置 | |
JPH0316656B2 (ja) | ||
JPS6014345A (ja) | プログラムの暴走保護方式 | |
JPS60140440A (ja) | 中央処理装置 | |
JPS59201122A (ja) | 割込み処理方式 | |
JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |