JPH0133843B2 - - Google Patents
Info
- Publication number
- JPH0133843B2 JPH0133843B2 JP55075883A JP7588380A JPH0133843B2 JP H0133843 B2 JPH0133843 B2 JP H0133843B2 JP 55075883 A JP55075883 A JP 55075883A JP 7588380 A JP7588380 A JP 7588380A JP H0133843 B2 JPH0133843 B2 JP H0133843B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply voltage
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000000087 stabilizing effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 244000145845 chattering Species 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Microcomputers (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】
本発明は常時電源供給を受けるリード・ライト
メモリを付加的に有するマイクロコンピユータへ
の電源電圧低下時に誤作動を防止する車載システ
ムのマイクロコンピユータ制御装置に関するもの
である。
メモリを付加的に有するマイクロコンピユータへ
の電源電圧低下時に誤作動を防止する車載システ
ムのマイクロコンピユータ制御装置に関するもの
である。
従来、常時電源供給を受けてそのライトデータ
の記憶が消えずに保持される不揮発性RAM（リ
ード・ライトメモリ）を有するマイクロコンピユ
ータによる制御装置では、その電源電圧が設定値
より低下したことを検出してそのマイクロコンピ
ユータのCPU（中央処理部）の演算を停止させる
のがある。
の記憶が消えずに保持される不揮発性RAM（リ
ード・ライトメモリ）を有するマイクロコンピユ
ータによる制御装置では、その電源電圧が設定値
より低下したことを検出してそのマイクロコンピ
ユータのCPU（中央処理部）の演算を停止させる
のがある。
この装置においては、電源電圧低下によりその
時点で実行中のマイクロコンピユータの演算処理
を完全に停止させてしまう為、例えば車両のエン
ジン制御等の如く、リアルタイム処理の必要なシ
ステムに於ては電源電圧低下によりCPUが停止
し、何ら演算処理が行なえなくなつてしまう。通
常、CPUの電源電圧は5Vであるから車両用のエ
ンジン制御システムに於ては、RAMの確実な動
作を保障するため、安定化電源回路の入力電圧
が、RAMおよびCPUの最低動作電圧より充分高
い5.5〜7V位であるのを検出してRAMのスタン
バイ状態に備える必要がある。しかし、この時に
CPUを停止させて演算処理の実行を中止してし
まうと、CPUの動作電圧以上であつても電源が
低い時は何ら演算処理が行なわれなくなり、例え
ばスタータ駆動時に何らかの処理を行う必要があ
るエンジン制御システムなどでは、不計合を生じ
てしまうことがある。
時点で実行中のマイクロコンピユータの演算処理
を完全に停止させてしまう為、例えば車両のエン
ジン制御等の如く、リアルタイム処理の必要なシ
ステムに於ては電源電圧低下によりCPUが停止
し、何ら演算処理が行なえなくなつてしまう。通
常、CPUの電源電圧は5Vであるから車両用のエ
ンジン制御システムに於ては、RAMの確実な動
作を保障するため、安定化電源回路の入力電圧
が、RAMおよびCPUの最低動作電圧より充分高
い5.5〜7V位であるのを検出してRAMのスタン
バイ状態に備える必要がある。しかし、この時に
CPUを停止させて演算処理の実行を中止してし
まうと、CPUの動作電圧以上であつても電源が
低い時は何ら演算処理が行なわれなくなり、例え
ばスタータ駆動時に何らかの処理を行う必要があ
るエンジン制御システムなどでは、不計合を生じ
てしまうことがある。
本発明は上記問題に鑑みたもので、常時電源供
給を受けるバツクアツプ式リードライトメモリ
と、キースイツチ、安定化電源回路を通して電源
供給を受けて作動する演算部とを有するマイクロ
コンピユータへの電源電圧が低下した場合に速や
かに前記メモリを作動状態からスタンバイ状態に
切換え、前記メモリの確実な動作を保障しつつ、
このメモリをスタンバイ状態に切り換えた後も演
算部に供給される電圧で演算部は作動状態を継続
することができ、前記メモリに間違つたデータが
書込まれる誤動作を防止することができる車載シ
ステムのマイクロコンピユータ制御装置を提供す
ることを目的とするものである。
給を受けるバツクアツプ式リードライトメモリ
と、キースイツチ、安定化電源回路を通して電源
供給を受けて作動する演算部とを有するマイクロ
コンピユータへの電源電圧が低下した場合に速や
かに前記メモリを作動状態からスタンバイ状態に
切換え、前記メモリの確実な動作を保障しつつ、
このメモリをスタンバイ状態に切り換えた後も演
算部に供給される電圧で演算部は作動状態を継続
することができ、前記メモリに間違つたデータが
書込まれる誤動作を防止することができる車載シ
ステムのマイクロコンピユータ制御装置を提供す
ることを目的とするものである。
以下本発明を図に示す一実施例について説明す
る。第１図はその全体構成図で、自動車のエンジ
ン制御に適用したものである。
る。第１図はその全体構成図で、自動車のエンジ
ン制御に適用したものである。
この第１図において、１００は車載バツテリ、
２００は自動車のキースイツチで、そのオン、オ
フに連動して電源電圧VCの供給の断続を行なつ
ている。３００はその電源電圧VCの供給に基い
て5Vの第１安定化電圧VDを発生する第１の安定
化電源回路で、その出力端とアース間にコンデン
サ３００ａを接続している。４００はバツテリ１
００に直接接続して電源電圧VBの供給を受け第
２安定化電圧VEを発生する第２の安定化電源回
路である。
２００は自動車のキースイツチで、そのオン、オ
フに連動して電源電圧VCの供給の断続を行なつ
ている。３００はその電源電圧VCの供給に基い
て5Vの第１安定化電圧VDを発生する第１の安定
化電源回路で、その出力端とアース間にコンデン
サ３００ａを接続している。４００はバツテリ１
００に直接接続して電源電圧VBの供給を受け第
２安定化電圧VEを発生する第２の安定化電源回
路である。
５００は第１、第２の安定化電源回路３００，
４００よりの各安定化電圧VD，VEを受けて作動
するマイクロコンピユータで、中央処理部
（CPU）５０１とメモリ５０２と入出力回路
（Ｉ／Ｏ）５０３とからなり、キースイツチ２０
０を介して発生する第１安定化電圧VDの供給に
より作動する演算部、キースイツチ２００を介さ
ずに常時発生している第２安定化電圧VEの供給
を受けるバツクアツプ式リード・ライトメモリ
（不揮発性RAM）５０４、およびそれぞれを接
続するデータバス（BUS）５０５とコントロー
ルバス５０６を有したものであり、予め定めた制
御プログラムに従つて演算処理を実行して、エン
ジン駆動回路６００にその制御信号を加えてエン
ジンの点火時期、燃料噴射量を制御している。そ
して、不揮発性RAM５０４には点火時期、燃料
噴射量の補正などの学習演算部のために各種デー
タをCPU５０１が書込んでおり、必要に応じて
CPU５０１がそのデータを読出している。
４００よりの各安定化電圧VD，VEを受けて作動
するマイクロコンピユータで、中央処理部
（CPU）５０１とメモリ５０２と入出力回路
（Ｉ／Ｏ）５０３とからなり、キースイツチ２０
０を介して発生する第１安定化電圧VDの供給に
より作動する演算部、キースイツチ２００を介さ
ずに常時発生している第２安定化電圧VEの供給
を受けるバツクアツプ式リード・ライトメモリ
（不揮発性RAM）５０４、およびそれぞれを接
続するデータバス（BUS）５０５とコントロー
ルバス５０６を有したものであり、予め定めた制
御プログラムに従つて演算処理を実行して、エン
ジン駆動回路６００にその制御信号を加えてエン
ジンの点火時期、燃料噴射量を制御している。そ
して、不揮発性RAM５０４には点火時期、燃料
噴射量の補正などの学習演算部のために各種デー
タをCPU５０１が書込んでおり、必要に応じて
CPU５０１がそのデータを読出している。
７００は電圧低下検出回路で、電源電圧VCの
電圧低下又は第１安定化電圧VDの電圧低下を検
出して検出信号を発生するものである。８０
０は切換回路で、電圧低下検出回路７００よりの
検出信号を受けているときにCPU５０１のラ
イト命令以外のコントロール信号に同期して不揮
発性RAM５０４を作動状態からスタンバイ状態
に切換えるスタンバイ信号を発生するもので
ある。
電圧低下又は第１安定化電圧VDの電圧低下を検
出して検出信号を発生するものである。８０
０は切換回路で、電圧低下検出回路７００よりの
検出信号を受けているときにCPU５０１のラ
イト命令以外のコントロール信号に同期して不揮
発性RAM５０４を作動状態からスタンバイ状態
に切換えるスタンバイ信号を発生するもので
ある。
次に、第２図は上記電圧低下検出回路７００の
具体構成を示す電気結線図であり、７０１は電源
電圧VCの電圧低下検出の為のコンパレータ、７
０２は第１安定化電圧VDの電圧低下検出の為の
コンパレータ、７０３，７０４は抵抗とコンデン
サで、両コンパレータ７０１，７０２の出力を受
けて時限回路を作る為の時定数回路、７０５は時
定数回路の時限を決定するコンパレータ、VR1，
VR2，VR3は上記各コンパレータ７０１，７０
２，７０５の比較基準電圧を示し、７０６は前記
コンパレータ７０１，７０５の出力を受けて検出
信号を出力するORゲートである。さらに、
第４図は前記切換回路８００の具体構成を示す電
気結線図であり、前記検出信号をデータＤ端
子に入力し、CPU５０１のライト命令以外のコ
ントロール信号をクロツク（CK）端子に入力し
てＱ出力にスタンバイ信号を発生するＤタイ
プフリツプフロツプにて構成している。ここで、
スタンバイ信号は不揮発性RAMのチツプセレ
クトを示しが“Ｌ”の時書き込み、読出しが
可能な作動状態となる。この同期化により遅れる
わずかな時間は、コンデンサ３００ａの電荷によ
りCPUの作動を保持している。
具体構成を示す電気結線図であり、７０１は電源
電圧VCの電圧低下検出の為のコンパレータ、７
０２は第１安定化電圧VDの電圧低下検出の為の
コンパレータ、７０３，７０４は抵抗とコンデン
サで、両コンパレータ７０１，７０２の出力を受
けて時限回路を作る為の時定数回路、７０５は時
定数回路の時限を決定するコンパレータ、VR1，
VR2，VR3は上記各コンパレータ７０１，７０
２，７０５の比較基準電圧を示し、７０６は前記
コンパレータ７０１，７０５の出力を受けて検出
信号を出力するORゲートである。さらに、
第４図は前記切換回路８００の具体構成を示す電
気結線図であり、前記検出信号をデータＤ端
子に入力し、CPU５０１のライト命令以外のコ
ントロール信号をクロツク（CK）端子に入力し
てＱ出力にスタンバイ信号を発生するＤタイ
プフリツプフロツプにて構成している。ここで、
スタンバイ信号は不揮発性RAMのチツプセレ
クトを示しが“Ｌ”の時書き込み、読出しが
可能な作動状態となる。この同期化により遅れる
わずかな時間は、コンデンサ３００ａの電荷によ
りCPUの作動を保持している。
次に、上記構成においてその作動を説明する。
今、電源電圧VCを抵抗R1，R2により分圧し、
比較基準電圧VR1とその分圧値をコンパレータ７
０１にて比較しており、その電源電圧VCの低下
により電気的に“Ｈ”レベルの信号を、ORゲー
ト７０６に入力する。従つて、電源電圧VCが低
下すると検出信号は“Ｈ”レベルになる。こ
の時、コンパレータ７０１の出力からバツフアＥ
を通してトランジスタTr1は導通状態とり、コン
デンサ７０４の電荷は急速放電され、コンパレー
タ７０５の出力も“Ｈ”レベルになる。従つて、
キースイツチ２００のチヤタリングにより即刻電
源伝圧VCが復帰しても、抵抗７０３がコンデン
サ７０４を充電するまで一定時間は検出信号
を“Ｈ”レベル保ち続ける。これにより、安定化
電圧の低下検出のためのコンパレータ７０２の検
出精度を粗くでき又、その応答性もそれほど要求
されないものとすることが可能になる。また、コ
ンパレータ７０１と同様にしてコンパレータ７０
２は安定化電圧の低下を検出してトランジスタ
Tr2をオンさせ、コンデンサ７０４の電荷を急速
放電する。このとき、バツテリの電圧が低下する
場合は、必ずコンパレータ７０１の方がコンパレ
ータ７０２より早く“Ｈ”レベルになる様に基準
電圧VR1，VR2及び抵抗R1〜R4を設定しており、
コンデンサ７０４の電荷が放電される為に若干の
時間遅れが生じたとしても、コンパレータ７０１
の出力がORゲート７０６へ直結されている為、
検出信号の立上りが安定化電圧VDの低下より
遅れることはない。逆に、電源電圧VCが立上る
時（キースイツチ投入時）には、第１の安定化電
圧電源回路３００の応答遅れの為、コンパレータ
７０１の出力の方がコンパレータ７０２の出力よ
りも早く“Ｌ”レベルになる。この時コンパレー
タ７０２は末だ“Ｈ”レベルであり、従つてコン
パレータ７０５の出力により検出信号は
“Ｈ”レベルである。次に第１安定化電圧VDが
CPU５０１の作動電圧近くになる電圧をコンパ
レータ７０２によつて検出し、トランジスタ
Tr1，Tr2がオフとなる為、この時から一定時間
後にコンパレータ７０５は反転して検出信号
は“Ｌ”レベルになる。第３図にそのタイミング
図を示す。この第３図に於て、ERIはコンパレー
タ７０１が反転する電源電圧VCの検出電圧であ
り、5.5V〜7Vに設定される。ER２はコンパレー
タ７０２が反転する安定化電圧VDの検出電圧で
あり、4.5〜4.75Vに設定される。時間Ｔは時限回
路における抵抗７０３、コンパレータ７０４にて
遅延させる時間である。そして、検出信号出
力は安定化電圧VDがCPU５０１の作動電圧以上
になつている時のみ“Ｌ”レベルであり、それ以
外の時は“Ｈ”レベルになる。この状態はキース
イツチ２００にチヤタリングが生じた時でも、時
限回路により成立させることができる。この検出
信号を受けて第４図に示すＤタイプフリツプ
フロツプのＤ端子に入力し、CPU５０１のライ
ト命令以外のコントロール信号に同期させてＱに
出力する。このタイミング図を第５図に示す。
RDはCPU５０１のリード命令となる読出し信
号、はライト命令となる書込み信号を示す。
このの立上りに同期させてスタンバイ信号
を出力することによりが“Ｌ”の時（つまり
不揮発性RAMに書き込んでいる時）に検出信号
ENが反転しても、スタンバイ信号は反転しな
い。ここで、CPU５０１が不揮発性RAM５０４
に書き込んでいる間にスタンバイ信号を反転
させると、そのRAM５０４のアクセス時間によ
つてBUSラインの全ビツトが全て書き込まれる
かどうかが不明となり、場合によつては、MSB
だけ、あるいは２〜３のビツトのみ反転して他の
ビツトは書き込まれない状態が生ずることにな
り、デジタル量としては全く予想しなかつたデー
タがRAMに残つてしまい、システムの誤動作を
招いてしまうが、切換回路８００にてライト命令
以外のコントロール信号と同期とをとつてスタン
バイ状態に反転させることで、上記の不具合を防
止することができる。
比較基準電圧VR1とその分圧値をコンパレータ７
０１にて比較しており、その電源電圧VCの低下
により電気的に“Ｈ”レベルの信号を、ORゲー
ト７０６に入力する。従つて、電源電圧VCが低
下すると検出信号は“Ｈ”レベルになる。こ
の時、コンパレータ７０１の出力からバツフアＥ
を通してトランジスタTr1は導通状態とり、コン
デンサ７０４の電荷は急速放電され、コンパレー
タ７０５の出力も“Ｈ”レベルになる。従つて、
キースイツチ２００のチヤタリングにより即刻電
源伝圧VCが復帰しても、抵抗７０３がコンデン
サ７０４を充電するまで一定時間は検出信号
を“Ｈ”レベル保ち続ける。これにより、安定化
電圧の低下検出のためのコンパレータ７０２の検
出精度を粗くでき又、その応答性もそれほど要求
されないものとすることが可能になる。また、コ
ンパレータ７０１と同様にしてコンパレータ７０
２は安定化電圧の低下を検出してトランジスタ
Tr2をオンさせ、コンデンサ７０４の電荷を急速
放電する。このとき、バツテリの電圧が低下する
場合は、必ずコンパレータ７０１の方がコンパレ
ータ７０２より早く“Ｈ”レベルになる様に基準
電圧VR1，VR2及び抵抗R1〜R4を設定しており、
コンデンサ７０４の電荷が放電される為に若干の
時間遅れが生じたとしても、コンパレータ７０１
の出力がORゲート７０６へ直結されている為、
検出信号の立上りが安定化電圧VDの低下より
遅れることはない。逆に、電源電圧VCが立上る
時（キースイツチ投入時）には、第１の安定化電
圧電源回路３００の応答遅れの為、コンパレータ
７０１の出力の方がコンパレータ７０２の出力よ
りも早く“Ｌ”レベルになる。この時コンパレー
タ７０２は末だ“Ｈ”レベルであり、従つてコン
パレータ７０５の出力により検出信号は
“Ｈ”レベルである。次に第１安定化電圧VDが
CPU５０１の作動電圧近くになる電圧をコンパ
レータ７０２によつて検出し、トランジスタ
Tr1，Tr2がオフとなる為、この時から一定時間
後にコンパレータ７０５は反転して検出信号
は“Ｌ”レベルになる。第３図にそのタイミング
図を示す。この第３図に於て、ERIはコンパレー
タ７０１が反転する電源電圧VCの検出電圧であ
り、5.5V〜7Vに設定される。ER２はコンパレー
タ７０２が反転する安定化電圧VDの検出電圧で
あり、4.5〜4.75Vに設定される。時間Ｔは時限回
路における抵抗７０３、コンパレータ７０４にて
遅延させる時間である。そして、検出信号出
力は安定化電圧VDがCPU５０１の作動電圧以上
になつている時のみ“Ｌ”レベルであり、それ以
外の時は“Ｈ”レベルになる。この状態はキース
イツチ２００にチヤタリングが生じた時でも、時
限回路により成立させることができる。この検出
信号を受けて第４図に示すＤタイプフリツプ
フロツプのＤ端子に入力し、CPU５０１のライ
ト命令以外のコントロール信号に同期させてＱに
出力する。このタイミング図を第５図に示す。
RDはCPU５０１のリード命令となる読出し信
号、はライト命令となる書込み信号を示す。
このの立上りに同期させてスタンバイ信号
を出力することによりが“Ｌ”の時（つまり
不揮発性RAMに書き込んでいる時）に検出信号
ENが反転しても、スタンバイ信号は反転しな
い。ここで、CPU５０１が不揮発性RAM５０４
に書き込んでいる間にスタンバイ信号を反転
させると、そのRAM５０４のアクセス時間によ
つてBUSラインの全ビツトが全て書き込まれる
かどうかが不明となり、場合によつては、MSB
だけ、あるいは２〜３のビツトのみ反転して他の
ビツトは書き込まれない状態が生ずることにな
り、デジタル量としては全く予想しなかつたデー
タがRAMに残つてしまい、システムの誤動作を
招いてしまうが、切換回路８００にてライト命令
以外のコントロール信号と同期とをとつてスタン
バイ状態に反転させることで、上記の不具合を防
止することができる。
なお、上述の実施例では電圧低下検出回路７０
０にて電源電圧VCと第１安定化電圧VDの両方の
電圧低下を検出するものを示したが、第１安定化
電圧VDの低下のみを検出して検出信号を発生
するようにしてもよく、その際に高い検出精度と
速い検出速度が必要となる。
０にて電源電圧VCと第１安定化電圧VDの両方の
電圧低下を検出するものを示したが、第１安定化
電圧VDの低下のみを検出して検出信号を発生
するようにしてもよく、その際に高い検出精度と
速い検出速度が必要となる。
以上述べたように本発明においては、常時電源
供給を受けるバツクアツプ式リードライトメモリ
と、キースイツチ、安定化電源回路を通して電源
供給を受けて作動する演算部とを有するマイクロ
コンピユータへの電源電圧が、演算部およびリー
ド・ライトメモリの最低動作電圧と電源電圧との
間の所望の設定値より低下すると検出信号を発生
する検出回路、およびその検出信号が発生し、か
つ前記演算部よりのライト命令以外のコントロー
ル信号が発生した時点に前記リードライトメモリ
のみをスタンバイ状態に切換える切換回路を設け
ているから、電源の電圧低下時に速やかに前記リ
ードライトメモリをスタンバイ状態に切換え、演
算部は、そのまま作動状態を継続させることがで
き、これにより前記リードライトメモリに間意つ
たデータが書込まれるという誤動作を確実に防止
し、しかも、演算部は演算処理のランニング状態
にすることができるため、演算部が動作できる電
圧範囲内にある限りは、車両のエンジン制御シス
テム等の如く車載システムの制御を中断すること
なく、前記リードライトメモリ以外のデータを用
いて制御を継続させることができるという優れた
効果がある。
供給を受けるバツクアツプ式リードライトメモリ
と、キースイツチ、安定化電源回路を通して電源
供給を受けて作動する演算部とを有するマイクロ
コンピユータへの電源電圧が、演算部およびリー
ド・ライトメモリの最低動作電圧と電源電圧との
間の所望の設定値より低下すると検出信号を発生
する検出回路、およびその検出信号が発生し、か
つ前記演算部よりのライト命令以外のコントロー
ル信号が発生した時点に前記リードライトメモリ
のみをスタンバイ状態に切換える切換回路を設け
ているから、電源の電圧低下時に速やかに前記リ
ードライトメモリをスタンバイ状態に切換え、演
算部は、そのまま作動状態を継続させることがで
き、これにより前記リードライトメモリに間意つ
たデータが書込まれるという誤動作を確実に防止
し、しかも、演算部は演算処理のランニング状態
にすることができるため、演算部が動作できる電
圧範囲内にある限りは、車両のエンジン制御シス
テム等の如く車載システムの制御を中断すること
なく、前記リードライトメモリ以外のデータを用
いて制御を継続させることができるという優れた
効果がある。
第１図は本発明の一実施例を示す全体構成図、
第２図は第１図中の電圧低下検出回路の具体構成
を示す電気結線図、第３図は第２図の回路の作動
説明に供するタイミング図、第４図は第１図中の
切換回路の具体構成を示す電気結線図、第５図は
第４図の回路の作動説明に供するタイミング図で
ある。 １００……車載バツテリ、２００……キースイ
ツチ、３００……第１の安定化電源回路、４００
……第２の安定化電源回路、５００……マイクロ
コンピユータ、５０１，５０２，５０３……演算
部をなすCPU、メモリ、Ｉ／Ｏ、５０４……バ
ツクアツプ式リードライトメモリ、６００……エ
ンジン駆動回路、７００……電圧低下検出回路、
８００……切換回路。
第２図は第１図中の電圧低下検出回路の具体構成
を示す電気結線図、第３図は第２図の回路の作動
説明に供するタイミング図、第４図は第１図中の
切換回路の具体構成を示す電気結線図、第５図は
第４図の回路の作動説明に供するタイミング図で
ある。 １００……車載バツテリ、２００……キースイ
ツチ、３００……第１の安定化電源回路、４００
……第２の安定化電源回路、５００……マイクロ
コンピユータ、５０１，５０２，５０３……演算
部をなすCPU、メモリ、Ｉ／Ｏ、５０４……バ
ツクアツプ式リードライトメモリ、６００……エ
ンジン駆動回路、７００……電圧低下検出回路、
８００……切換回路。
Claims (1)
- 【特許請求の範囲】 １ キースイツチを通してバツテリよりの電源電
圧の供給を受ける安定化電源回路より安定化電圧
が供給され、予め定めた制御プログラムに従つた
演算処理を実行する演算部と、前記バツテリから
直接に電源供給を受けて前記演算部によるデータ
のリード、ライトの作動状態になるバツクアツプ
式リード・ライトメモリとを有するマイクロコン
ピユータにおいて、 前記電源電圧が前記演算部および前記リード・
ライトメモリの最低動作電圧と前記電源電圧との
間の所望の設定値より低下すると検出信号を発生
する検出回路、および この検出回路の検出信号が発生し、かつ前記演
算部よりの前記リード・ライトメモリへのライト
命令以外のコントロール信号が発生した時点に前
記リード・ライトメモリのみを作動状態からスタ
ンバイ状態に切り換える切り換え回路を設け、前
記演算部は、前記電源電圧のいかんにかかわらず
電源が供給される構成としたことを特徴とする車
載システムのマイクロコンピユータ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7588380A JPS573164A (en) | 1980-06-04 | 1980-06-04 | Microcomputer control device |
| US06/270,212 US4461003A (en) | 1980-06-04 | 1981-06-03 | Circuit arrangement for preventing a microcomputer from malfunctioning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7588380A JPS573164A (en) | 1980-06-04 | 1980-06-04 | Microcomputer control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573164A JPS573164A (en) | 1982-01-08 |
| JPH0133843B2 true JPH0133843B2 (ja) | 1989-07-17 |
Family
ID=13589124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7588380A Granted JPS573164A (en) | 1980-06-04 | 1980-06-04 | Microcomputer control device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4461003A (ja) |
| JP (1) | JPS573164A (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196464A (ja) * | 1982-05-11 | 1983-11-15 | Matsushita Electric Ind Co Ltd | 電圧降下検出回路 |
| JPS5949350A (ja) * | 1982-09-13 | 1984-03-21 | Nippon Denso Co Ltd | 車輛制御用コンピュータにおけるバックアップメモリの内容保護装置 |
| JPS59153109A (ja) * | 1983-02-22 | 1984-09-01 | Mitsutoyo Mfg Co Ltd | 変化量測定装置の誤動作監視装置 |
| JPS59134828U (ja) * | 1983-02-28 | 1984-09-08 | 日本電子機器株式会社 | バツクアツプ機能付きｒａｍの記憶保持装置 |
| US4689698A (en) * | 1983-07-11 | 1987-08-25 | Brother Kogyo Kabushiki Kaisha | Disk drive control for inhibiting operation upon battery voltage drop |
| JP2500801B2 (ja) * | 1983-09-21 | 1996-05-29 | 株式会社日立製作所 | 端末処理装置 |
| JPS60148633U (ja) * | 1984-03-13 | 1985-10-02 | 三菱自動車工業株式会社 | 電子機器用電源回路 |
| JPS6123130U (ja) * | 1984-07-13 | 1986-02-10 | 株式会社フジクラ | 耐水性ケ−ブル |
| FR2571870B1 (fr) * | 1984-10-15 | 1987-02-20 | Sagem | Dispositif de sauvegarde de memoire de microprocesseur. |
| JPS61134988A (ja) * | 1984-12-04 | 1986-06-23 | Toshiba Corp | 半導体メモリにおける誤り検出訂正機能制御系 |
| JPS61283751A (ja) * | 1985-06-07 | 1986-12-13 | Diesel Kiki Co Ltd | 車輛用内燃機関制御装置のメモリバツクアツプ回路 |
| JPS6227843A (ja) * | 1985-07-29 | 1987-02-05 | Sharp Corp | 電子装置 |
| US5339446A (en) * | 1986-12-26 | 1994-08-16 | Kabushiki Kaisha Toshiba | Power supply and method for use in a computer system to confirm a save operation of the computer system and to stop a supply of power to the computer system after confirmation |
| JPS63236113A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | バツテリ駆動携帯用機器 |
| JPH0742888B2 (ja) * | 1988-07-27 | 1995-05-15 | 株式会社日立製作所 | エンジン制御装置 |
| US5590343A (en) * | 1988-12-09 | 1996-12-31 | Dallas Semiconductor Corporation | Touch-sensitive switching circuitry for power-up |
| US5203000A (en) * | 1988-12-09 | 1993-04-13 | Dallas Semiconductor Corp. | Power-up reset conditioned on direction of voltage change |
| US5175845A (en) * | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
| WO1990006555A1 (en) * | 1988-12-09 | 1990-06-14 | Dallas Semiconductor Corporation | Auxiliary integrated circuit for microprocessor management |
| US5754462A (en) * | 1988-12-09 | 1998-05-19 | Dallas Semiconductor Corporation | Microprocessor auxiliary with ability to be queried re power history |
| US5537584A (en) * | 1989-06-13 | 1996-07-16 | Hitachi Maxell, Ltd. | Power instability control of a memory card and a data processing device therefor |
| US5151855A (en) * | 1989-10-19 | 1992-09-29 | Saturn Corporation | Multiple microprocessor single power supply system shutdown |
| US5247655A (en) * | 1989-11-07 | 1993-09-21 | Chips And Technologies, Inc. | Sleep mode refresh apparatus |
| US5021983B1 (en) * | 1989-11-13 | 1996-05-28 | Chips & Technologies Inc | Suspend/resume apparatus and method for reducing power consumption in battery powered computers |
| US5303390A (en) * | 1990-06-28 | 1994-04-12 | Dallas Semiconductor Corporation | Microprocessor auxiliary with combined pin for reset output and pushbutton input |
| JPH0496810A (ja) * | 1990-08-13 | 1992-03-30 | Matsushita Electric Ind Co Ltd | 情報端末装置 |
| JPH04109547A (ja) * | 1990-08-30 | 1992-04-10 | Sharp Corp | メモリデータ保護装置 |
| US5303171A (en) * | 1992-04-03 | 1994-04-12 | Zenith Data Systems Corporation | System suspend on lid close and system resume on lid open |
| US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
| US5551033A (en) * | 1991-05-17 | 1996-08-27 | Zenith Data Systems Corporation | Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program |
| US5394527A (en) * | 1991-05-17 | 1995-02-28 | Zenith Data Systems Corporation | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability |
| US5243324A (en) * | 1991-11-07 | 1993-09-07 | Ford Motor Company | Method of detecting a fault in an automotive system |
| US6193422B1 (en) | 1992-04-03 | 2001-02-27 | Nec Corporation | Implementation of idle mode in a suspend/resume microprocessor system |
| US5379415A (en) * | 1992-09-29 | 1995-01-03 | Zitel Corporation | Fault tolerant memory system |
| DE19637088A1 (de) * | 1996-09-12 | 1998-03-19 | Mannesmann Vdo Ag | Steuersystem, insbesondere für ein Kraftfahrzeug |
| DE10225472A1 (de) * | 2002-06-10 | 2003-12-18 | Philips Intellectual Property | Verfahren und Chipeinheit zum Überwachen des Betriebs einer Mikrocontrollereinheit |
| JP4129958B2 (ja) * | 2002-09-13 | 2008-08-06 | 東京エレクトロン株式会社 | 回転駆動装置 |
| US20040077107A1 (en) * | 2002-10-17 | 2004-04-22 | Nantero, Inc. | Method of making nanoscopic tunnel |
| ATE504446T1 (de) | 2002-12-02 | 2011-04-15 | Silverbrook Res Pty Ltd | Totdüsenausgleich |
| DE10327285A1 (de) * | 2003-06-17 | 2005-01-13 | Infineon Technologies Ag | Schaltungsanordnung |
| US7486057B2 (en) * | 2005-01-24 | 2009-02-03 | Honeywell International Inc. | Electrical regulator health monitor circuit systems and methods |
| TWI536155B (zh) * | 2011-08-19 | 2016-06-01 | 緯創資通股份有限公司 | 電源供應裝置及其控制方法 |
| US9502082B1 (en) * | 2015-06-24 | 2016-11-22 | Intel Corporation | Power management in dual memory platforms |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2458736C2 (de) * | 1974-12-12 | 1981-09-17 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Anordnung zur Überwachung von Stromversorgungsanlagen |
| JPS535935A (en) * | 1976-07-06 | 1978-01-19 | Mitsubishi Electric Corp | Power failure protection system of semiconductor memory |
| JPS5363936A (en) * | 1976-11-19 | 1978-06-07 | Hitachi Ltd | Back-up system for volatile memory |
| JPS5931157B2 (ja) * | 1977-09-30 | 1984-07-31 | 株式会社日立製作所 | デ−タ記憶装置の記憶内容保護装置 |
| US4255789A (en) * | 1978-02-27 | 1981-03-10 | The Bendix Corporation | Microprocessor-based electronic engine control system |
-
1980
- 1980-06-04 JP JP7588380A patent/JPS573164A/ja active Granted
-
1981
- 1981-06-03 US US06/270,212 patent/US4461003A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4461003A (en) | 1984-07-17 |
| JPS573164A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0133843B2 (ja) | ||
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| KR100217215B1 (ko) | 내장 기록 기능을 갖는 플래시 메모리를 끼워넣은 마이크로컴퓨터 | |
| US6493593B1 (en) | Electronic control unit | |
| WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| JPH0345226B2 (ja) | ||
| CN114003173B (zh) | 一种存储设备的掉电保护系统及存储设备 | |
| JP3799014B2 (ja) | 車載用情報機器 | |
| US5765188A (en) | Memory presence and type detection using multiplexed memory select line | |
| JPH10171644A (ja) | 電子制御装置 | |
| US5430882A (en) | Apparatus and method for protecting data stored in memory | |
| JP4281222B2 (ja) | 不揮発性メモリ書き込み装置 | |
| JP2000276267A (ja) | 車両用電子制御装置 | |
| US6269032B1 (en) | Electronic control unit having voltage responsive data writing | |
| JP2923985B2 (ja) | Ｅｅｐｒｏｍ装置 | |
| JPS6113250B2 (ja) | ||
| US20040032778A1 (en) | Data processor, semiconductor memory device and clock frequency detecting method | |
| JPH0236003B2 (ja) | ||
| US5489863A (en) | Reset circuit | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JP2809752B2 (ja) | メモリアクセス回路 | |
| JPS60138657A (ja) | デ−タ保持装置 | |
| JPH0145233Y2 (ja) | ||
| JPS6120077B2 (ja) | ||
| JP2554117B2 (ja) | 車種データ処理装置 |