JPS58196464A - 電圧降下検出回路 - Google Patents
電圧降下検出回路Info
- Publication number
- JPS58196464A JPS58196464A JP57079348A JP7934882A JPS58196464A JP S58196464 A JPS58196464 A JP S58196464A JP 57079348 A JP57079348 A JP 57079348A JP 7934882 A JP7934882 A JP 7934882A JP S58196464 A JPS58196464 A JP S58196464A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- differential amplifier
- complementary
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は、相補ＭＯ８型デバイスを用いて、電源電圧が
低下したことを検出することのできる電源電圧降下検出
回路に関するものである。
低下したことを検出することのできる電源電圧降下検出
回路に関するものである。
電源電圧降下検出回路は、通常、被検出電圧を抵抗分割
回路によって検知し、こｎを所定の基準電圧と比較する
方式の回路構成が基本であるが、こ牡を相補ＭＯ８型半
導体集積回路で実現する場合、消費電力を低減させるた
めに、大きな抵抗が必要である。この高抵抗を上記集積
回路内で実現するためには、非常に大きな面積が必要と
なる。
回路によって検知し、こｎを所定の基準電圧と比較する
方式の回路構成が基本であるが、こ牡を相補ＭＯ８型半
導体集積回路で実現する場合、消費電力を低減させるた
めに、大きな抵抗が必要である。この高抵抗を上記集積
回路内で実現するためには、非常に大きな面積が必要と
なる。
また被検出電圧の検知手段を定電圧回路で構成すること
もできるが、構造が複雑となる。
もできるが、構造が複雑となる。
本発明は、こ扛らの欠点を除去し、少数のＭＯ８型トラ
ンジスタで被検出電圧を検知しようとするものである。
ンジスタで被検出電圧を検知しようとするものである。
一般に、相補ＭＯ３型集積回路においては、Ｐチャネル
型トランジスタおよびＮチャネル型トランジスタで異な
るしきい値電圧があり、３ベージ その両者のうち、絶対値の大きい方のしきい値電圧で、
動作電圧が決まってくる。不発明はこの両者のしきい値
電圧を検出し、絶対値の大きい方のしきい値電圧で電源
電圧降下を検出しようとするものである。
型トランジスタおよびＮチャネル型トランジスタで異な
るしきい値電圧があり、３ベージ その両者のうち、絶対値の大きい方のしきい値電圧で、
動作電圧が決まってくる。不発明はこの両者のしきい値
電圧を検出し、絶対値の大きい方のしきい値電圧で電源
電圧降下を検出しようとするものである。
第１図は、不発明を適用した電圧降下検出回路の一実施
例であり、以下に実施例について詳細に説明する。１お
よび２は、よく知ら扛た相補ＭＯＳ型のアクティブロー
ド形の差動増幅回路であり、３および４は、電源接続端
子である。６および６は、そ扛ぞ牡前記差動増幅回路１
および２のバイアス用ＭＯ８型トランジスタであり、そ
のゲート端子は、ＭＯ８型トランジスタ５および６が常
時導通状態に維持しうるように、例えば、電源の高電圧
側端子３に接続する。７，８は前記一方の差動増幅回路
１の入力端子であり、９．１０は前記他方の差動増幅回
路２の入力端子であり、そｎらの各一方の入力端子７お
よび９には、検出したい１電圧すなわち、被検出電圧を
印加し、８および１゜には前記検出する電圧に対して基
準となる定電圧すなわち検出基準電圧を印加する。１１
および１２は、そｎぞれ差動増幅回路１および２の出力
端子で、入力端子７または９への入力が、入力端子８ま
たは１ｏの入力より高い場合は、前記電源の一方の端子
３に近い電圧を出力し、入力端子７または９への入力が
、入力端子８″！たは１０の入力より低い場合は、前記
電源の他方の端子４に近い電圧を出力する。１３．１４
は、電源電圧を検知して、所定の電圧を発生する回路部
でその一方の回路部１３はＰチャネルＭＯ８型トランジ
スタのしきい値電圧を検出し、基準となる定電用を発生
する回路で、この定電圧を前記差動増幅回路１の他方の
入力端子８に供給するものであり１１５はＰチャネルＭ
Ｏ８型トランジスタで、同トランジスタ１５のソース端
子を電源端子３に、また、ゲート、ドレイン端子を共通
接続してＮチャネルＭＯ５型トランジスタ１６のドレイ
ン端子に縦続し、同一トランジスタ１６のゲートに、こ
ｎを常時導通状態に維持しうる直流ゲートバイアス、例
えば、電源端子３を接続する。そして、前記Ｎチャネル
５ベーン ＭＯＳ型）ランジスタ１６のソース端子は電源の他方の
端子４に接続さｎる。またＪ前記他方の基準電圧発生回
路１４はＮチャネルＭＯ８型トランジスタのしきい値電
圧を検出し、基準となる定電圧を発生する回路で、この
定電圧を前記差動増幅回路２の他方の入力端子１ｏに供
給するものであり、１７はＮチャネルＭＯ８型トランジ
スタで、ゲート、ドレイン端子を接続し、１８はＰチャ
ネルＭＯ８型トランジスタで、このゲートにＭＯ３型ト
ランジスタ１７を常時導通状態に維持しうる直流ゲート
バイアス、例えば、前記電源の他方の端子４に接続する
。１５．１６および１７．１８のトランジスタの大きさ
を適当に組み合わせることにより、基準になる定電圧、
すなわち、前記両差動増幅回路１および２の両基準入力
端子８および１０の電圧を決めることができる。前記両
差動増幅回路は１９〜２６に示す相補ＭＯ８型トランジ
スタの各対で構成さｎ１差動増幅回路２の出力１２と差
動増幅回路１の出力１１とを、ＯＲ回路２７の入力とし
、その出力端子２８に、電源電圧６ページ 降下検出回路の検出信号を現わす。動作としては、電源
電圧が低下した場合に、Ｐチャネル型トランジスタ１６
のしきい値電圧を検出し、一方の差動増幅回路１の出力
端子１１の信号が （ｔ １．１ルベルからゞＨ”レベ
ルに変化し、また、Ｎチャネル型トランジスタ１８のし
きい値電圧を検出し、他方の差動増幅回路２の出力端子
１２の信号が、ｔｔ ＬＩｆｆレベルからＨ”レベルに
変化する。電源電圧降下検出としては、Ｐチャネルまた
はＮチャネル型トランジスタのしきい値電圧のうちで、
絶対値の高い方でおこなわれる。
例であり、以下に実施例について詳細に説明する。１お
よび２は、よく知ら扛た相補ＭＯＳ型のアクティブロー
ド形の差動増幅回路であり、３および４は、電源接続端
子である。６および６は、そ扛ぞ牡前記差動増幅回路１
および２のバイアス用ＭＯ８型トランジスタであり、そ
のゲート端子は、ＭＯ８型トランジスタ５および６が常
時導通状態に維持しうるように、例えば、電源の高電圧
側端子３に接続する。７，８は前記一方の差動増幅回路
１の入力端子であり、９．１０は前記他方の差動増幅回
路２の入力端子であり、そｎらの各一方の入力端子７お
よび９には、検出したい１電圧すなわち、被検出電圧を
印加し、８および１゜には前記検出する電圧に対して基
準となる定電圧すなわち検出基準電圧を印加する。１１
および１２は、そｎぞれ差動増幅回路１および２の出力
端子で、入力端子７または９への入力が、入力端子８ま
たは１ｏの入力より高い場合は、前記電源の一方の端子
３に近い電圧を出力し、入力端子７または９への入力が
、入力端子８″！たは１０の入力より低い場合は、前記
電源の他方の端子４に近い電圧を出力する。１３．１４
は、電源電圧を検知して、所定の電圧を発生する回路部
でその一方の回路部１３はＰチャネルＭＯ８型トランジ
スタのしきい値電圧を検出し、基準となる定電用を発生
する回路で、この定電圧を前記差動増幅回路１の他方の
入力端子８に供給するものであり１１５はＰチャネルＭ
Ｏ８型トランジスタで、同トランジスタ１５のソース端
子を電源端子３に、また、ゲート、ドレイン端子を共通
接続してＮチャネルＭＯ５型トランジスタ１６のドレイ
ン端子に縦続し、同一トランジスタ１６のゲートに、こ
ｎを常時導通状態に維持しうる直流ゲートバイアス、例
えば、電源端子３を接続する。そして、前記Ｎチャネル
５ベーン ＭＯＳ型）ランジスタ１６のソース端子は電源の他方の
端子４に接続さｎる。またＪ前記他方の基準電圧発生回
路１４はＮチャネルＭＯ８型トランジスタのしきい値電
圧を検出し、基準となる定電圧を発生する回路で、この
定電圧を前記差動増幅回路２の他方の入力端子１ｏに供
給するものであり、１７はＮチャネルＭＯ８型トランジ
スタで、ゲート、ドレイン端子を接続し、１８はＰチャ
ネルＭＯ８型トランジスタで、このゲートにＭＯ３型ト
ランジスタ１７を常時導通状態に維持しうる直流ゲート
バイアス、例えば、前記電源の他方の端子４に接続する
。１５．１６および１７．１８のトランジスタの大きさ
を適当に組み合わせることにより、基準になる定電圧、
すなわち、前記両差動増幅回路１および２の両基準入力
端子８および１０の電圧を決めることができる。前記両
差動増幅回路は１９〜２６に示す相補ＭＯ８型トランジ
スタの各対で構成さｎ１差動増幅回路２の出力１２と差
動増幅回路１の出力１１とを、ＯＲ回路２７の入力とし
、その出力端子２８に、電源電圧６ページ 降下検出回路の検出信号を現わす。動作としては、電源
電圧が低下した場合に、Ｐチャネル型トランジスタ１６
のしきい値電圧を検出し、一方の差動増幅回路１の出力
端子１１の信号が （ｔ １．１ルベルからゞＨ”レベ
ルに変化し、また、Ｎチャネル型トランジスタ１８のし
きい値電圧を検出し、他方の差動増幅回路２の出力端子
１２の信号が、ｔｔ ＬＩｆｆレベルからＨ”レベルに
変化する。電源電圧降下検出としては、Ｐチャネルまた
はＮチャネル型トランジスタのしきい値電圧のうちで、
絶対値の高い方でおこなわれる。
第２図は、本発明の他の実施例に係る電圧降下検出回路
を示すもので、消費電力低減を考慮した実施例であり、
前記第１図示の回路構成に付加して、そ扛ぞ扛の基準電
圧発生回路部１３．１４および両差動増幅回路１，２に
対して、そｎらの各ＮチャネルＭＯ８型トランジスタの
ソース２９゜３０．３１，３２と電源の他方の端子４と
の間に、ＮチャネルＭＯ８型トランジスタ３３１３４．
３５１３６を縦続接続したものである。そして、前記Ｎ
７ページ チヤネルＭＯ３型トランジスタ３３１ ３４１ ３５＋
３６の各ゲート共通接続端子３７には所定の制御信号を
印加する。制御信号３７の周波数およびパルス幅を適当
に選び検出を周期的にすることにより消費電流を小さく
することができる。
を示すもので、消費電力低減を考慮した実施例であり、
前記第１図示の回路構成に付加して、そ扛ぞ扛の基準電
圧発生回路部１３．１４および両差動増幅回路１，２に
対して、そｎらの各ＮチャネルＭＯ８型トランジスタの
ソース２９゜３０．３１，３２と電源の他方の端子４と
の間に、ＮチャネルＭＯ８型トランジスタ３３１３４．
３５１３６を縦続接続したものである。そして、前記Ｎ
７ページ チヤネルＭＯ３型トランジスタ３３１ ３４１ ３５＋
３６の各ゲート共通接続端子３７には所定の制御信号を
印加する。制御信号３７の周波数およびパルス幅を適当
に選び検出を周期的にすることにより消費電流を小さく
することができる。
水晶腕時計などのように、小型の電池を電源として使用
する機器においては、その消費電力を極力、低く押える
ことが極めて重要であり、電池より低い電圧を出力でき
る回路、例えば、容量による電源電圧分圧回路を用い、
その出力で内部の回路を駆動している場合が多い。この
内部回路駆動用の電源電圧が低下した時に、水晶発振が
停止しないように、電源電圧値を検出し、例えば、電池
電圧を直接内部回路に供給することが必要である。
する機器においては、その消費電力を極力、低く押える
ことが極めて重要であり、電池より低い電圧を出力でき
る回路、例えば、容量による電源電圧分圧回路を用い、
その出力で内部の回路を駆動している場合が多い。この
内部回路駆動用の電源電圧が低下した時に、水晶発振が
停止しないように、電源電圧値を検出し、例えば、電池
電圧を直接内部回路に供給することが必要である。
従って、本発明に係る電源電圧降下検出回路を用いて電
源切換えを行なうことによってさらに電池の有効寿命を
延ばし、その長寿命化を図ることができる。
源切換えを行なうことによってさらに電池の有効寿命を
延ばし、その長寿命化を図ることができる。
第１図は不発明の実施例に係る電源電圧降下検出回路図
、第２図は本発明の別の実施例に係る電源電圧降下検出
回路図である。 １．２・・・・・・相補ＭＯＳ型のアクティブロード形
差動増幅回路、３，４・・・・・・電源端子、５，６・
・・・・・差動増幅回路のバイアス用ＭＯ８型トランジ
スタ、７．９・・・・・・被検出電圧入力端子、８，１
ｏ・旧・・検出基準電圧入力端子、１１．１２・・・・
・・差動増幅回路の出力端子、１３．１４・・・・・・
検出基準電圧発生回路、１５．１７・・・・・・Ｐチャ
ネルＭＯ８型トランジスタ、１６． １８． １９．
２０． ２３． ２４・・・、・・ＨチャネルＭＯ８型
トランジスタ、２１，２２゜２６．２６・・・・・・Ｐ
チャネルＭＯ８型トランジスタ、２Ｔ・・・・・・相補
ＭＯ８型ＯＲ回路、２８・・・・・・ＯＲ回路の出力端
子、３３，３４，３５．３６・・・・・・制御用ＭＯ８
型トランジスタ、３７・旧・・共通ゲート端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 “−一へ−”−’＝、、 −’４ 第２図 ＋４ ２
、第２図は本発明の別の実施例に係る電源電圧降下検出
回路図である。 １．２・・・・・・相補ＭＯＳ型のアクティブロード形
差動増幅回路、３，４・・・・・・電源端子、５，６・
・・・・・差動増幅回路のバイアス用ＭＯ８型トランジ
スタ、７．９・・・・・・被検出電圧入力端子、８，１
ｏ・旧・・検出基準電圧入力端子、１１．１２・・・・
・・差動増幅回路の出力端子、１３．１４・・・・・・
検出基準電圧発生回路、１５．１７・・・・・・Ｐチャ
ネルＭＯ８型トランジスタ、１６． １８． １９．
２０． ２３． ２４・・・、・・ＨチャネルＭＯ８型
トランジスタ、２１，２２゜２６．２６・・・・・・Ｐ
チャネルＭＯ８型トランジスタ、２Ｔ・・・・・・相補
ＭＯ８型ＯＲ回路、２８・・・・・・ＯＲ回路の出力端
子、３３，３４，３５．３６・・・・・・制御用ＭＯ８
型トランジスタ、３７・旧・・共通ゲート端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 “−一へ−”−’＝、、 −’４ 第２図 ＋４ ２
Claims (2)
- （１）電源の両端子間に接続さｎた並列接続の第１およ
び第２の相補ＭＯ８型差動増幅回路と、一方のトランジ
スタを常時導通すべくゲートを前記電源の各−の電圧端
子に接続さｎた相補ＭＯ８型トランジスタからなりかつ
並列接続さ扛た第１および第２の基準電圧発生回路とを
そなえて、前記第１．第２の相補ＭＯ８型差動増幅回路
の基準電圧入力部に、前記第１．第２の基準電圧と 発生回路出力の所定基準電圧の各々印加するとともに、
前記第１．第２の相補ＭＯ８型差動増幅回路の両川力信
号を論理和合成して検出信号となすことを特徴とする電
圧降下検出回路。 - （２）並列接続の第１．第２の相補ＭＯ８型差動増幅回
路ならびに並列接続の第１および第２の基準電圧発生回
路の各々に固体スイッチ要素を縦続接続し、前記固体ス
イッチを所定の制御信号２ページ によって開閉動作させることを特徴とする特許請求の範
囲第１項に記載の電圧降下検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079348A JPS58196464A (ja) | 1982-05-11 | 1982-05-11 | 電圧降下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079348A JPS58196464A (ja) | 1982-05-11 | 1982-05-11 | 電圧降下検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196464A true JPS58196464A (ja) | 1983-11-15 |
| JPH0437387B2 JPH0437387B2 (ja) | 1992-06-19 |
Family
ID=13687391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079348A Granted JPS58196464A (ja) | 1982-05-11 | 1982-05-11 | 電圧降下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196464A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993009599A2 (en) * | 1991-10-30 | 1993-05-13 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| US5994755A (en) * | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| WO2017187180A3 (en) * | 2016-04-27 | 2017-11-30 | The University Of Bristol | Voltage reference circuit, voltage detector and voltage detector system |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158630A (ja) * | 1974-11-18 | 1976-05-22 | Sharp Kk | |
| JPS5337842A (en) * | 1976-09-20 | 1978-04-07 | Nippon Precision Saakitsutsu Kk | Electronic circuit |
| JPS53104283A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Input level detection circuit |
| JPS5414282A (en) * | 1977-07-04 | 1979-02-02 | Seiko Instr & Electronics Ltd | Battery voltage detecting circuit |
| JPS5492040A (en) * | 1977-12-28 | 1979-07-20 | Nippon Precision Circuits | Comparator |
| JPS54155872A (en) * | 1978-05-29 | 1979-12-08 | Nippon Precision Circuits | Power voltage detection circuit |
| JPS55143457A (en) * | 1978-09-20 | 1980-11-08 | Seiko Epson Corp | Detecting circuit for battery voltage of timer |
| JPS55149879A (en) * | 1978-09-05 | 1980-11-21 | Motorola Inc | Fet voltage level detection circuit |
| JPS5624623A (en) * | 1979-08-07 | 1981-03-09 | Nec Corp | Transistor device |
| JPS5676058A (en) * | 1979-11-27 | 1981-06-23 | Seiko Instr & Electronics Ltd | Nonadjastment detecting circuit for voltage of battery |
| JPS56117371U (ja) * | 1980-02-08 | 1981-09-08 | ||
| JPS573164A (en) * | 1980-06-04 | 1982-01-08 | Nippon Denso Co Ltd | Microcomputer control device |
-
1982
- 1982-05-11 JP JP57079348A patent/JPS58196464A/ja active Granted
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158630A (ja) * | 1974-11-18 | 1976-05-22 | Sharp Kk | |
| JPS5337842A (en) * | 1976-09-20 | 1978-04-07 | Nippon Precision Saakitsutsu Kk | Electronic circuit |
| JPS53104283A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Input level detection circuit |
| JPS5414282A (en) * | 1977-07-04 | 1979-02-02 | Seiko Instr & Electronics Ltd | Battery voltage detecting circuit |
| JPS5492040A (en) * | 1977-12-28 | 1979-07-20 | Nippon Precision Circuits | Comparator |
| JPS54155872A (en) * | 1978-05-29 | 1979-12-08 | Nippon Precision Circuits | Power voltage detection circuit |
| JPS55149879A (en) * | 1978-09-05 | 1980-11-21 | Motorola Inc | Fet voltage level detection circuit |
| JPS55143457A (en) * | 1978-09-20 | 1980-11-08 | Seiko Epson Corp | Detecting circuit for battery voltage of timer |
| JPS5624623A (en) * | 1979-08-07 | 1981-03-09 | Nec Corp | Transistor device |
| JPS5676058A (en) * | 1979-11-27 | 1981-06-23 | Seiko Instr & Electronics Ltd | Nonadjastment detecting circuit for voltage of battery |
| JPS56117371U (ja) * | 1980-02-08 | 1981-09-08 | ||
| JPS573164A (en) * | 1980-06-04 | 1982-01-08 | Nippon Denso Co Ltd | Microcomputer control device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993009599A2 (en) * | 1991-10-30 | 1993-05-13 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| US5994755A (en) * | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| US6329260B1 (en) | 1991-10-30 | 2001-12-11 | Intersil Americas Inc. | Analog-to-digital converter and method of fabrication |
| WO2017187180A3 (en) * | 2016-04-27 | 2017-11-30 | The University Of Bristol | Voltage reference circuit, voltage detector and voltage detector system |
| US10859610B2 (en) | 2016-04-27 | 2020-12-08 | The University Of Bristol | Voltage detector and voltage detector system |
| US10914768B2 (en) | 2016-04-27 | 2021-02-09 | The University Of Bristol | Voltage reference circuit, voltage detector and voltage detector system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437387B2 (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| US20020005595A1 (en) | Regenerative tie-high tie-low cell | |
| JPS58196464A (ja) | 電圧降下検出回路 | |
| JPS5941609B2 (ja) | 相補ｍｏｓ回路装置 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPS5880564A (ja) | 電圧検出回路 | |
| JPH1042465A (ja) | 極性自動転換回路 | |
| JPH0194704A (ja) | 発振回路 | |
| JP3042475B2 (ja) | Ｄｃｆｌ論理回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP2751265B2 (ja) | 入力回路 | |
| JP3024155B2 (ja) | インバータ回路 | |
| JPH0650816B2 (ja) | ゲ−ト回路 | |
| JP2000055946A (ja) | 電圧検出回路 | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| JPH03131916A (ja) | 定電圧回路 | |
| JP2964775B2 (ja) | 参照電圧発生回路 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 | |
| JPS5992620A (ja) | クロツク発生回路 | |
| JPS62130020A (ja) | 出力駆動回路 | |
| JPH09146647A (ja) | 起動回路 | |
| JPH02124634A (ja) | ４値出力回路 | |
| JPH04342919A (ja) | ヒューズ検出回路 | |
| JPH088714A (ja) | バッファ回路 |