JP2751265B2 - 入力回路 - Google Patents
入力回路Info
- Publication number
- JP2751265B2 JP2751265B2 JP63296666A JP29666688A JP2751265B2 JP 2751265 B2 JP2751265 B2 JP 2751265B2 JP 63296666 A JP63296666 A JP 63296666A JP 29666688 A JP29666688 A JP 29666688A JP 2751265 B2 JP2751265 B2 JP 2751265B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- input terminal
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力回路に関し、特にその入力回路の論理し
きい値が通常のCMOS論理回路より高くなるように改良し
た入力回路に関する。
きい値が通常のCMOS論理回路より高くなるように改良し
た入力回路に関する。
従来の入力回路は第２図に示すように、入力にゲート
とドレインを短絡したNMOSFET M11を接続し、ソースと
接地電圧の間に負荷素子L1をつなぎ、このソース電圧を
インバータI1の入力とし、インバータI1の出力がこの入
力回路の出力となる。
とドレインを短絡したNMOSFET M11を接続し、ソースと
接地電圧の間に負荷素子L1をつなぎ、このソース電圧を
インバータI1の入力とし、インバータI1の出力がこの入
力回路の出力となる。
次にこの回路の動作を説明する。第３図は各回路素子
の論理しきい値の電源電圧依存性を表わしている。ま
ず、インバータI1は通常のCMOSインバータでその論理し
きい値が電源電圧に比例して変化し直線31で示される特
性となる。入力とインバータI1の間にはある一定の電圧
降下を起こす素子がある。ここではゲートとドレインを
短絡したNMOSFET M11を使用しているからこのNMOSFET M
11のしきい値分の電圧Vs2が生じる。この電圧と前に説
明したインバータI1の論理しきい値電圧の和が第２図の
入力回路のしきい値となる。ここではNMOSFET M11に働
くバックゲートバイアスにより生ずるしきい値の上昇が
ある為、NMOSFET M11のソース電圧が高くなるにつれVs2
が増して直線33で示される特性となる。
の論理しきい値の電源電圧依存性を表わしている。ま
ず、インバータI1は通常のCMOSインバータでその論理し
きい値が電源電圧に比例して変化し直線31で示される特
性となる。入力とインバータI1の間にはある一定の電圧
降下を起こす素子がある。ここではゲートとドレインを
短絡したNMOSFET M11を使用しているからこのNMOSFET M
11のしきい値分の電圧Vs2が生じる。この電圧と前に説
明したインバータI1の論理しきい値電圧の和が第２図の
入力回路のしきい値となる。ここではNMOSFET M11に働
くバックゲートバイアスにより生ずるしきい値の上昇が
ある為、NMOSFET M11のソース電圧が高くなるにつれVs2
が増して直線33で示される特性となる。
上述した従来の入力回路は通常のMOSFETを使った入力
回路の入力インピーダンスが106Ω以上と非常に高いの
に対して負荷素子L1により決まる電流が入力に流れてし
まう。一般に入力回路の入力インピーダンスは高ければ
高いほど良いとされる為負荷素子L1のインピーダンスは
あまり小さくできない。ところが負荷素子L1のインピー
ダンスが大きいとインバータI1の入力部につく浮遊容量
を充電する時はNMOSFET M11のオン抵抗を十分低い値に
するようトランジスタの大きさを決められるから問題な
い。これはM11がしきい値の電位差を作る事が目的だか
らである。しかし放電する時は負荷素子側にしか電流が
流れない為時定数が大きくなりスイッチング時間が長く
かかるという欠点がある。
回路の入力インピーダンスが106Ω以上と非常に高いの
に対して負荷素子L1により決まる電流が入力に流れてし
まう。一般に入力回路の入力インピーダンスは高ければ
高いほど良いとされる為負荷素子L1のインピーダンスは
あまり小さくできない。ところが負荷素子L1のインピー
ダンスが大きいとインバータI1の入力部につく浮遊容量
を充電する時はNMOSFET M11のオン抵抗を十分低い値に
するようトランジスタの大きさを決められるから問題な
い。これはM11がしきい値の電位差を作る事が目的だか
らである。しかし放電する時は負荷素子側にしか電流が
流れない為時定数が大きくなりスイッチング時間が長く
かかるという欠点がある。
本発明による入力回路は、入力端子と第１の回路接点
間に電位差を作る入力回路であって、前記入力端子及び
第２の回路接点間に並列に接続された第１及び第２のト
ランジスタと、前記第１及び第２の回路接点間に直列に
接続された第３及び第４のトランジスタと、一端が前記
第１の回路接点に接続され他端が一方の基準電位に接続
された負荷素子とを有し、前記第１のトランジスタのゲ
ート電極は前記入力端子に接続され、前記第２のトラン
ジスタのゲート電極は前記第２の回路接点に接続され、
前記第３のトランジスタのゲート電極は前記一方の基準
電位に接続され、前記第４のゲート電極は他方の基準電
位に接続されていることを特徴とするものである。
間に電位差を作る入力回路であって、前記入力端子及び
第２の回路接点間に並列に接続された第１及び第２のト
ランジスタと、前記第１及び第２の回路接点間に直列に
接続された第３及び第４のトランジスタと、一端が前記
第１の回路接点に接続され他端が一方の基準電位に接続
された負荷素子とを有し、前記第１のトランジスタのゲ
ート電極は前記入力端子に接続され、前記第２のトラン
ジスタのゲート電極は前記第２の回路接点に接続され、
前記第３のトランジスタのゲート電極は前記一方の基準
電位に接続され、前記第４のゲート電極は他方の基準電
位に接続されていることを特徴とするものである。
また、本発明による入力回路は、入力端子と回路接点
間に電位差を作る入力回路であって、前記入力端子及び
前記回路接点間に並列に接続された第１及び第２のトラ
ンジスタと、一端が前記回路接点に接続され他端が基準
電位に接続された負荷素子とを有し、前記第１のトラン
ジスタのゲート電極は前記入力端子に接続され、前記第
２のトランジスタのゲート電極は前記回路接点に接続さ
れ、前記第１のトランジスタのオン抵抗は、前記負荷素
子のインピーダンスよりも低いことをも特徴とするもの
である。
間に電位差を作る入力回路であって、前記入力端子及び
前記回路接点間に並列に接続された第１及び第２のトラ
ンジスタと、一端が前記回路接点に接続され他端が基準
電位に接続された負荷素子とを有し、前記第１のトラン
ジスタのゲート電極は前記入力端子に接続され、前記第
２のトランジスタのゲート電極は前記回路接点に接続さ
れ、前記第１のトランジスタのオン抵抗は、前記負荷素
子のインピーダンスよりも低いことをも特徴とするもの
である。
さらに、本発明による入力回路は、入力端子と第１の
回路接点間に電位差を作る入力回路であって、前記入力
端子及び第２の回路接点間に並列に接続された第１及び
第２のトランジスタと、前記第１及び第２の回路接点間
に接続された第３のトランジスタと、一端が前記第１の
回路接点に接続され他端が基準電位に接続された負荷素
子とを有し、前記第１のトランジスタのゲート電極は前
記入力端子に接続され、前記第２のトランジスタのゲー
ト電極は前記第２の回路接点に接続され、前記第３のト
ランジスタのゲート電極は前記基準電位に接続され、前
記第１のトランジスタのオン抵抗は、前記負荷素子のイ
ンピーダンスよりも低いことをも特徴とするものであ
る。
回路接点間に電位差を作る入力回路であって、前記入力
端子及び第２の回路接点間に並列に接続された第１及び
第２のトランジスタと、前記第１及び第２の回路接点間
に接続された第３のトランジスタと、一端が前記第１の
回路接点に接続され他端が基準電位に接続された負荷素
子とを有し、前記第１のトランジスタのゲート電極は前
記入力端子に接続され、前記第２のトランジスタのゲー
ト電極は前記第２の回路接点に接続され、前記第３のト
ランジスタのゲート電極は前記基準電位に接続され、前
記第１のトランジスタのオン抵抗は、前記負荷素子のイ
ンピーダンスよりも低いことをも特徴とするものであ
る。
第１図は本発明の実施例の回路図で、入力はソースと
ドレインを短絡したNMOSFET M1とNMOSFET M2のドレイン
に接続され、NMOSFET M1のソースとNMOSFETM2のソース
とゲートをそれぞれ接続し接地電圧との間の負荷素子L1
を接続しこの点をインバータI1の入力と接続しこのイン
バータの出力を本入力回路の出力とする。
ドレインを短絡したNMOSFET M1とNMOSFET M2のドレイン
に接続され、NMOSFET M1のソースとNMOSFETM2のソース
とゲートをそれぞれ接続し接地電圧との間の負荷素子L1
を接続しこの点をインバータI1の入力と接続しこのイン
バータの出力を本入力回路の出力とする。
つぎにこの回路の動作を説明する。入力回路としての
動作は入力の変化がインバータI1の入力側に付く浮遊容
量と負荷素子L1のインピーダンスで決まる時定数τより
十分遅い場合は従来例と同様インバータI1の論理しきい
値よりNMOSFET M1のしきい値分高い入力が入るとインバ
ータI1の出力が変化する。
動作は入力の変化がインバータI1の入力側に付く浮遊容
量と負荷素子L1のインピーダンスで決まる時定数τより
十分遅い場合は従来例と同様インバータI1の論理しきい
値よりNMOSFET M1のしきい値分高い入力が入るとインバ
ータI1の出力が変化する。
つぎに入力される信号が早い場合で変化“1"→“0"の
時を考えるとインバータI1の入力側は時定数τに従って
ゆっくり変化するが入力との電子差Vs2がNMOSFET M2の
しきい値を越えるとNMOSFET M2がオンし入力との電位差
Vs2＝−（NMOSFET M2のしきい値）を保ったまま“0"へ
変化する。この時 NMOSFET M2のしきい値＜インバータI1の論理しきい値 とすれば入力がいくら早く変化しても本入力回路の出力
は入力の変化に追従して変化する。
時を考えるとインバータI1の入力側は時定数τに従って
ゆっくり変化するが入力との電子差Vs2がNMOSFET M2の
しきい値を越えるとNMOSFET M2がオンし入力との電位差
Vs2＝−（NMOSFET M2のしきい値）を保ったまま“0"へ
変化する。この時 NMOSFET M2のしきい値＜インバータI1の論理しきい値 とすれば入力がいくら早く変化しても本入力回路の出力
は入力の変化に追従して変化する。
また入力が“0"→“1"に変化する時はそもそもNMOSFE
T M1のオン抵抗が負荷素子L1のインピーダンスより低く
なるようにしてありかつ、いくらオン抵抗を低くしても
良いので必要なスピードが確保できるようなトランジス
タの大きさを選べる。もしNMOSFET M1のオン抵抗が負荷
素子L1のインピーダンスより大きいとインバータI1の入
力が上がらない為この回路自体が動作しない。
T M1のオン抵抗が負荷素子L1のインピーダンスより低く
なるようにしてありかつ、いくらオン抵抗を低くしても
良いので必要なスピードが確保できるようなトランジス
タの大きさを選べる。もしNMOSFET M1のオン抵抗が負荷
素子L1のインピーダンスより大きいとインバータI1の入
力が上がらない為この回路自体が動作しない。
第４図は本発明の他の実施例で入力はゲートとドレイ
ンを短絡したNMOSFET M1とNMOSFET M2のドレインに接続
されM1,M2のそれぞれのソースとM2のゲートは接続されP
MOSFET M3のソースにつながる。M3のゲートは接地され
ドレインは接地電圧との間に負荷素子L1を接続しこの接
続点にインバータI1の入力をつなぎ、このインバータの
出力を本入力回路の出力とする。
ンを短絡したNMOSFET M1とNMOSFET M2のドレインに接続
されM1,M2のそれぞれのソースとM2のゲートは接続されP
MOSFET M3のソースにつながる。M3のゲートは接地され
ドレインは接地電圧との間に負荷素子L1を接続しこの接
続点にインバータI1の入力をつなぎ、このインバータの
出力を本入力回路の出力とする。
つぎにこの回路の動作を第３図を使って説明する。ま
ずインバータI1は通常のCMOSインバータでその論理しき
い値は電源電圧に比例し変化し直線31で示される特性と
なる。入力とインバータI1の間にある電圧降下を起こす
素子がある。１つはゲートとドレインを短絡したNMOSFE
T M1で、このしきい値分ソース側がドレイン側より低く
なる。もう１つはNMOSFET M1のソースと負荷素子L1の間
にあるPMOSFET M3で、ゲートが接地電圧の為ソース・ゲ
ート間にこのPMOSFET M3のしきい値以上の電圧が加わら
ない限りオンしない。従ってNMOSFET M1にはこの分バッ
クバイアスされるわけだからしきい値はさらに増す。従
って曲線32で示すように低い電源電圧の時でも、 Vs0＝｛PMOSFET M3のしきい値｝＋｛NMOSFET M1のしき
い値（PMOSFET M3のしきい値分のバックバイアス有
り）｝ ……（１） の電圧以下にはこの入力回路の論理しきい値は下がらな
い事になり、かつ電源が高くなりPMOSFET M3がオンして
も抵抗として働らく為、NMOSFET M1には従来より余分に
バックゲートバイアスが加わり、本実施例のほうが高い
論理しきい値を示す。
ずインバータI1は通常のCMOSインバータでその論理しき
い値は電源電圧に比例し変化し直線31で示される特性と
なる。入力とインバータI1の間にある電圧降下を起こす
素子がある。１つはゲートとドレインを短絡したNMOSFE
T M1で、このしきい値分ソース側がドレイン側より低く
なる。もう１つはNMOSFET M1のソースと負荷素子L1の間
にあるPMOSFET M3で、ゲートが接地電圧の為ソース・ゲ
ート間にこのPMOSFET M3のしきい値以上の電圧が加わら
ない限りオンしない。従ってNMOSFET M1にはこの分バッ
クバイアスされるわけだからしきい値はさらに増す。従
って曲線32で示すように低い電源電圧の時でも、 Vs0＝｛PMOSFET M3のしきい値｝＋｛NMOSFET M1のしき
い値（PMOSFET M3のしきい値分のバックバイアス有
り）｝ ……（１） の電圧以下にはこの入力回路の論理しきい値は下がらな
い事になり、かつ電源が高くなりPMOSFET M3がオンして
も抵抗として働らく為、NMOSFET M1には従来より余分に
バックゲートバイアスが加わり、本実施例のほうが高い
論理しきい値を示す。
また（１）式で示すようにそれぞれのMOSFETのしきい
値をイオン注入により高く設定したり低く設定したりす
る事により誤動作しない電圧を選ぶ事も可能でさらにNM
OSFET M1を２個以上直列に接続する事によりNMOSFET M1
のしきい値を上げると同じ効果を得ることもできる。NM
OSFET M2は入力が下がった時ソース側の電位をドレイン
側の電位よりしきい値分高い電位にする事で“1"→“0"
に入力が変化した時にM1,M2のソース側の電荷を抜き取
り回路が高速にスイッチングできる。
値をイオン注入により高く設定したり低く設定したりす
る事により誤動作しない電圧を選ぶ事も可能でさらにNM
OSFET M1を２個以上直列に接続する事によりNMOSFET M1
のしきい値を上げると同じ効果を得ることもできる。NM
OSFET M2は入力が下がった時ソース側の電位をドレイン
側の電位よりしきい値分高い電位にする事で“1"→“0"
に入力が変化した時にM1,M2のソース側の電荷を抜き取
り回路が高速にスイッチングできる。
なお、直線34は論理しきい値が電源電圧と同じ場合で
この入力回路の論理しきい値がこの線より下がると普通
のインバータを使用した入力回路と同じ動作をしてしま
う。
この入力回路の論理しきい値がこの線より下がると普通
のインバータを使用した入力回路と同じ動作をしてしま
う。
第５図は本発明のさらに他の実施例の回路図で、入力
はゲートとドレインと短絡したNMOSFET M1とNMOSFET M2
のドレインに接続されM1,M2のそれぞれのソースとM2の
ゲートは接続されNMOSFET M4のドレインにつながりこの
ゲートはVDDにつながる。M4のソースはPMOSFET M5のソ
ースとつながりゲートは接地されＮウェルはVDDとつな
がる。M5のドレインは接地電圧との間に負荷素子L1を接
続しこの接続点にインバータI1の入力をつなぎ、このイ
ンバータの出力を本入力回路の出力とする。
はゲートとドレインと短絡したNMOSFET M1とNMOSFET M2
のドレインに接続されM1,M2のそれぞれのソースとM2の
ゲートは接続されNMOSFET M4のドレインにつながりこの
ゲートはVDDにつながる。M4のソースはPMOSFET M5のソ
ースとつながりゲートは接地されＮウェルはVDDとつな
がる。M5のドレインは接地電圧との間に負荷素子L1を接
続しこの接続点にインバータI1の入力をつなぎ、このイ
ンバータの出力を本入力回路の出力とする。
動作は前述の実施例と同じだがゲートが電源とつなが
ったNMOSFET M4がある為このソース電位VcはVc＝電源電
圧−M4のしきい値（Vc分のバックバイアスがかかってい
る。） となりPMOSFET M5のＮウェル電圧が電源につながってい
る為、この分のバックバイアスVcが加わりPMOSFET M5の
しきい値が上昇し、式（１）からわかるように、この入
力回路のしきい値も上昇する。従ってNMOSFET M4のしき
い値を変えてもこの入力回路のしき値を変える事ができ
る。
ったNMOSFET M4がある為このソース電位VcはVc＝電源電
圧−M4のしきい値（Vc分のバックバイアスがかかってい
る。） となりPMOSFET M5のＮウェル電圧が電源につながってい
る為、この分のバックバイアスVcが加わりPMOSFET M5の
しきい値が上昇し、式（１）からわかるように、この入
力回路のしきい値も上昇する。従ってNMOSFET M4のしき
い値を変えてもこの入力回路のしき値を変える事ができ
る。
またこの回路はPMOSFET M5のＮウェルがVDDに固定さ
れおりかつM5のソースは入力にいくら高い電圧が加わっ
ても｛VDD−VT（NMOSFET M4のしきい値）｝より高くな
らないので第４図の例に対しPMOSFET M5の耐圧は通常の
PMOSFETと同じで良い。
れおりかつM5のソースは入力にいくら高い電圧が加わっ
ても｛VDD−VT（NMOSFET M4のしきい値）｝より高くな
らないので第４図の例に対しPMOSFET M5の耐圧は通常の
PMOSFETと同じで良い。
以上説明したように本発明は入力が“1"→“0"に変化
する時のスピードを従来にくらべ大幅に早める効果があ
る。
する時のスピードを従来にくらべ大幅に早める効果があ
る。
第１図は本発明の一実施例図、第２図は従来例図、第３
図は第１図と第２図の特性図、第４図は本発明の他の実
施例図、第５図は本発明のさらに他の実施例図である。 M1，M2，M4，M11……NMOSFET、M3，M5……PMOSFET、I1
……インバータ、L1……負荷素子。
図は第１図と第２図の特性図、第４図は本発明の他の実
施例図、第５図は本発明のさらに他の実施例図である。 M1，M2，M4，M11……NMOSFET、M3，M5……PMOSFET、I1
……インバータ、L1……負荷素子。
Claims (9)
- 【請求項１】入力端子と第１の回路接点間に電位差を作
る入力回路であって、前記入力端子及び第２の回路接点
間に並列に接続された第１及び第２のトランジスタと、
前記第１及び第２の回路接点間に直列に接続された第３
及び第４のトランジスタと、一端が前記第１の回路接点
に接続され他端が一方の基準電位に接続された負荷素子
とを有し、前記第１のトランジスタのゲート電極は前記
入力端子に接続され、前記第２のトランジスタのゲート
電極は前記第２の回路接点に接続され、前記第３のトラ
ンジスタのゲート電極は前記一方の基準電位に接続さ
れ、前記第４のゲート電極は他方の基準電位に接続され
ていることを特徴とする入力回路。 - 【請求項２】前記第１のトランジスタのオン抵抗は、前
記負荷素子のインピーダンスよりも低いことを特徴とす
る請求項１記載の入力回路。 - 【請求項３】入力端子と回路接点間に電位差を作る入力
回路であって、前記入力端子及び前記回路接点間に並列
に接続された第１及び第２のトランジスタと、一端が前
記回路接点に接続され他端が基準電位に接続された負荷
素子とを有し、前記第１のトランジスタのゲート電極は
前記入力端子に接続され、前記第２のトランジスタのゲ
ート電極は前記回路接点に接続され、前記第１のトラン
ジスタのオン抵抗は、前記負荷素子のインピーダンスよ
りも低いことを特徴とする入力回路。 - 【請求項４】入力端子と第１の回路接点間に電位差を作
る入力回路であって、前記入力端子及び第２の回路接点
間に並列に接続された第１及び第２のトランジスタと、
前記第１及び第２の回路接点間に接続された第３のトラ
ンジスタと、一端が前記第１の回路接点に接続され他端
が基準電位に接続された負荷素子とを有し、前記第１の
トランジスタのゲート電極は前記入力端子に接続され、
前記第２のトランジスタのゲート電極は前記第２の回路
接点に接続され、前記第３のトランジスタのゲート電極
は前記基準電位に接続され、前記第１のトランジスタの
オン抵抗は、前記負荷素子のインピーダンスよりも低い
ことを特徴とする入力回路。 - 【請求項５】前記回路接点にはインバータ回路の入力端
が接続されており、これによって前記入力端子に供給さ
れる入力信号についての前記インバータ回路の論理しき
い値を、前記インバータ回路のもつ本来の論理しきい値
よりも前記電位差分シフトさせたことを特徴とする請求
項１記載の入力回路。 - 【請求項６】入力端子と回路接点間に電位差を作る入力
回路であって、前記入力端子及び前記回路接点間に並列
に接続された第１及び第２のトランジスタと、一端が前
記回路接点に接続され他端が基準電位に接続された負荷
素子とを有し、前記第１のトランジスタのゲート電極は
前記入力端子に接続され、前記第２のトランジスタのゲ
ート電極は前記回路接点に接続され、前記回路接点には
インバータ回路の入力端が接続されており、これによっ
て前記入力端子に供給される入力信号についての前記イ
ンバータ回路の論理しきい値を、前記インバータ回路の
もつ本来の論理しきい値よりも前記電位差分シフトさせ
たことを特徴とする入力回路。 - 【請求項７】入力端子と第１の回路接点間に電位差を作
る入力回路であって、前記入力端子及び第２の回路接点
間に並列に接続された第１及び第２のトランジスタと、
前記第１及び第２の回路接点間に接続された第３のトラ
ンジスタと、一端が前記第１の回路接点に接続され他端
が基準電位に接続された負荷素子とを有し、前記第１の
トランジスタのゲート電極は前記入力端子に接続され、
前記第２のトランジスタのゲート電極は前記第２の回路
接点に接続され、前記第３のトランジスタのゲート電極
は前記基準電位に接続され、前記回路接点にはインバー
タ回路の入力端が接続されており、これによって前記入
力端子に供給される入力信号についての前記インバータ
回路の論理しきい値を、前記インバータ回路のもつ本来
の論理しきい値よりも前記電位差分シフトさせたことを
特徴とする入力回路。 - 【請求項８】前記第１及び第２のトランジスタはNMOSFE
Tであり、前記第３のトランジスタはPMOSFETであること
を特徴とする請求項１記載の入力回路。 - 【請求項９】入力端子と第１の回路接点間に電位差を作
る入力回路であって、前記入力端子及び第２の回路接点
間に並列に接続された第１及び第２のトランジスタと、
前記第１及び第２の回路接点間に接続された第３のトラ
ンジスタと、一端が前記第１の回路接点に接続され他端
が基準電位に接続された負荷素子とを有し、前記第１の
トランジスタのゲート電極は前記入力端子に接続され、
前記第２のトランジスタのゲート電極は前記第２の回路
接点に接続され、前記第３のトランジスタのゲート電極
は前記基準電位に接続され、前記第１及び第２のトラン
ジスタはNMOSFETであり、前記第３のトランジスタはPMO
SFETであることを特徴とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296666A JP2751265B2 (ja) | 1988-11-22 | 1988-11-22 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296666A JP2751265B2 (ja) | 1988-11-22 | 1988-11-22 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141852A JPH02141852A (ja) | 1990-05-31 |
| JP2751265B2 true JP2751265B2 (ja) | 1998-05-18 |
Family
ID=17836505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296666A Expired - Lifetime JP2751265B2 (ja) | 1988-11-22 | 1988-11-22 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751265B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917656A (ja) * | 1972-06-05 | 1974-02-16 | ||
| JPS54158156A (en) * | 1978-06-05 | 1979-12-13 | Toshiba Corp | Schmitt trigger circuit |
| JPS6264121A (ja) * | 1985-09-13 | 1987-03-23 | Toshiba Corp | 電界効果トランジスタ回路 |
-
1988
- 1988-11-22 JP JP63296666A patent/JP2751265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02141852A (ja) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996443A (en) | Integrated circuit for level shift | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| US20050275463A1 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| JPH02188024A (ja) | レベルシフト回路 | |
| EP0810732A2 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPS5928723A (ja) | アナログスイツチ回路 | |
| JP2751265B2 (ja) | 入力回路 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| JPH05110396A (ja) | 信号遅延回路 | |
| JPH0575205B2 (ja) | ||
| JPH0736505B2 (ja) | シユミツトトリガ回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPS5941610B2 (ja) | 論理回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH04301921A (ja) | インバータ回路 | |
| JPH01105612A (ja) | 相補型ｍｏｓ集積回路 | |
| JPH0832421A (ja) | 遅延論理回路素子 | |
| JP2001044818A (ja) | 入力回路 | |
| JPH06120790A (ja) | スタンバイフラグ回路 | |
| JPH07101843B2 (ja) | スタティック相補型半導体集積回路 | |
| JPH1117519A (ja) | 出力バッファ回路 | |
| JPH03226008A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |