JPS60230242A - リセツト要因判別方式 - Google Patents
リセツト要因判別方式Info
- Publication number
- JPS60230242A JPS60230242A JP59086363A JP8636384A JPS60230242A JP S60230242 A JPS60230242 A JP S60230242A JP 59086363 A JP59086363 A JP 59086363A JP 8636384 A JP8636384 A JP 8636384A JP S60230242 A JPS60230242 A JP S60230242A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- keyword
- microprocessor
- case
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、揮発性メモリを備えたプロセッサのリセッ
ト要因を判別するリセット要因判別方式［発明の技術的
背景とその問題点］ 一般に、この種のプロセッサでは、主として次の３つの
場合にリセット（初期化）動作が行なわれる。
ト要因を判別するリセット要因判別方式［発明の技術的
背景とその問題点］ 一般に、この種のプロセッサでは、主として次の３つの
場合にリセット（初期化）動作が行なわれる。
■電源投入時
■オペレータパネルからのリセット指示があった場合
■プロセッサの暴走検出回路が働いた場合（ウオッチド
グタイマの検出時） 上記■の場合には、システムとしてのリセットが必要で
あるため、プロセッサが有している揮発性メモリのエリ
アは全てクリアされる。一方、上記■、■の場合には、
ＲＡＳ機能のため、エラー状態情報や実行情報を揮発性
メモリ内のトレースエリアにトレースし、揮発性メモリ
内のワークエリア等をクリアする動作が行なわれる。
グタイマの検出時） 上記■の場合には、システムとしてのリセットが必要で
あるため、プロセッサが有している揮発性メモリのエリ
アは全てクリアされる。一方、上記■、■の場合には、
ＲＡＳ機能のため、エラー状態情報や実行情報を揮発性
メモリ内のトレースエリアにトレースし、揮発性メモリ
内のワークエリア等をクリアする動作が行なわれる。
このように、プロセッサにおけるリセット動作は、その
リセット要因が上記■であるか否かによって異なる。そ
こで、従来のプロセッサでは、リセット要因判定のため
に、（電源断→）電源投入を記憶する専用のハードウェ
アフリップフロップを設け、リセット信号入力時に当該
フリップフロップの内容を読込んで要因判定を行なう方
式が採用されていた。
リセット要因が上記■であるか否かによって異なる。そ
こで、従来のプロセッサでは、リセット要因判定のため
に、（電源断→）電源投入を記憶する専用のハードウェ
アフリップフロップを設け、リセット信号入力時に当該
フリップフロップの内容を読込んで要因判定を行なう方
式が採用されていた。
このような従来方式では、リセット要因に応じた正しい
リセット動作が行なわれるものの、リセット要因記憶用
の専用のハードウェアフリップ７０ツブを必要とする欠
点があった。
リセット動作が行なわれるものの、リセット要因記憶用
の専用のハードウェアフリップ７０ツブを必要とする欠
点があった。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、プロセッサのリセット要因がハードウェアフリップ７
０ツブを用いることなく判別できるリセット要因判別方
式を提供することにある。
、プロセッサのリセット要因がハードウェアフリップ７
０ツブを用いることなく判別できるリセット要因判別方
式を提供することにある。
［発明の概要コ
この発明では、プロセッサが有する揮発性メモリ内に、
キーワード設定用のキーワードエリアが設けられる。上
記プロセッサは、当該プロセッサへのリセット信号入力
時に、上記キーワードエリア内のキーワードの読出しを
行ない、読出しエラー発生、または期待するキーワード
と異なる場合には電源断（電源断→電源投入）によるリ
セットと判定し、読出しエラーがなく且つ期待するキー
ワードと一致する場合には電源断以外のリセットと判定
する。即ち、この発明は、揮発性メモリの内容が電源断
状態において不定となることを積極的に利用したもので
ある。
キーワード設定用のキーワードエリアが設けられる。上
記プロセッサは、当該プロセッサへのリセット信号入力
時に、上記キーワードエリア内のキーワードの読出しを
行ない、読出しエラー発生、または期待するキーワード
と異なる場合には電源断（電源断→電源投入）によるリ
セットと判定し、読出しエラーがなく且つ期待するキー
ワードと一致する場合には電源断以外のリセットと判定
する。即ち、この発明は、揮発性メモリの内容が電源断
状態において不定となることを積極的に利用したもので
ある。
［発明の実施例］
第１図はこの発明の一実施例に係るプロセッサ（データ
処理装置）の構成を示す。図中、１１は全体の中心を成
すマイクロプロセッサ、１２はマイクロプロセッサ１１
の動作を規定する各種プログラムが予め格納されている
ＲＯＭ（プログラムＲＯＭ）、１３はＲＡＭ （揮発
性メモリ）である。ＲＡＭ１３の記憶領域には、トレー
スエリア１４、およびワークエリア１５など周知のエリ
アの他に、所定のく規則性やある）キーワードが設定さ
れるキーワードエリア１６が割当てられる。１７はマイ
クロプロセッサ１１から出力されるクロック信号１８が
供給される単安定マルチバイブレータ（以下、モノマル
チと称する）である。モノマルチ１１は、上記クロック
信号１８（周期Ｔ）の例えば立上がりに応じて一定期間
（Ｔ′、但しＴ′＞Ｔ）”Ｈ”（ＨＩＧＨ）レベルとな
る信号を出力する。１９はマイクロプロセッサ１１の暴
走を検出する暴走検出フリップフロップ（Ｆ／Ｆ）であ
る。暴走検出Ｆ ／ Ｆ １９は、モノマルチ１７から
の出力信号が供給されるプリセット端子ＰＲ，システム
の電源投入／断（オン／オフ）状態を示す電源オン／オ
フ信号２０が供給されるクリア端子ＣＬＲ，および出力
端子Ｑを有している。この電源オン／オフ信号２０は、
システム電源の投入に応じて’Ｌ”（ＬＯＷ）レベルか
ら”Ｈ”（ＨＩＧＨ）レベルに状態遷移し、電源断に先
立ってＨｎレベルから“Ｌ ＩＩレベルに状態遷移する
。暴走検出Ｆ ／ Ｆ １９の出力端子Ｑからの出力信
号は、マイクロプロセッサ１１の暴走を示す暴走検出信
号（ウオッチドグタイマ検出信号）２１として、オアゲ
ート２２に供給される。このオアゲート２２には、上記
電源オン／オフ信号２０、更には図示せぬオペレータパ
ネルからのリセット指示信号２３も供給される。オアゲ
ート２２からの出力信号は、リセット信号２４としてマ
イクロプロセッサ１１に供給される。
処理装置）の構成を示す。図中、１１は全体の中心を成
すマイクロプロセッサ、１２はマイクロプロセッサ１１
の動作を規定する各種プログラムが予め格納されている
ＲＯＭ（プログラムＲＯＭ）、１３はＲＡＭ （揮発
性メモリ）である。ＲＡＭ１３の記憶領域には、トレー
スエリア１４、およびワークエリア１５など周知のエリ
アの他に、所定のく規則性やある）キーワードが設定さ
れるキーワードエリア１６が割当てられる。１７はマイ
クロプロセッサ１１から出力されるクロック信号１８が
供給される単安定マルチバイブレータ（以下、モノマル
チと称する）である。モノマルチ１１は、上記クロック
信号１８（周期Ｔ）の例えば立上がりに応じて一定期間
（Ｔ′、但しＴ′＞Ｔ）”Ｈ”（ＨＩＧＨ）レベルとな
る信号を出力する。１９はマイクロプロセッサ１１の暴
走を検出する暴走検出フリップフロップ（Ｆ／Ｆ）であ
る。暴走検出Ｆ ／ Ｆ １９は、モノマルチ１７から
の出力信号が供給されるプリセット端子ＰＲ，システム
の電源投入／断（オン／オフ）状態を示す電源オン／オ
フ信号２０が供給されるクリア端子ＣＬＲ，および出力
端子Ｑを有している。この電源オン／オフ信号２０は、
システム電源の投入に応じて’Ｌ”（ＬＯＷ）レベルか
ら”Ｈ”（ＨＩＧＨ）レベルに状態遷移し、電源断に先
立ってＨｎレベルから“Ｌ ＩＩレベルに状態遷移する
。暴走検出Ｆ ／ Ｆ １９の出力端子Ｑからの出力信
号は、マイクロプロセッサ１１の暴走を示す暴走検出信
号（ウオッチドグタイマ検出信号）２１として、オアゲ
ート２２に供給される。このオアゲート２２には、上記
電源オン／オフ信号２０、更には図示せぬオペレータパ
ネルからのリセット指示信号２３も供給される。オアゲ
ート２２からの出力信号は、リセット信号２４としてマ
イクロプロセッサ１１に供給される。
次に、この発明の一実施例の動作を第２図のフローチャ
ートを参照して説明する。今、オアゲート２２に供給さ
れる電源オン／オフ信号２０、暴走検出信号２１、また
はリセット指示信号２３のいずれかが°゛Ｌ”（ＬＯＷ
）レベルから“Ｈ”（ＨＩＧＨ）レベルに状態遷移した
ものとする。これにより、オアゲート２２は、マイクロ
プロセッサ１１（の所定の入力端子）に有効なリセット
信号２４を出力する。
ートを参照して説明する。今、オアゲート２２に供給さ
れる電源オン／オフ信号２０、暴走検出信号２１、また
はリセット指示信号２３のいずれかが°゛Ｌ”（ＬＯＷ
）レベルから“Ｈ”（ＨＩＧＨ）レベルに状態遷移した
ものとする。これにより、オアゲート２２は、マイクロ
プロセッサ１１（の所定の入力端子）に有効なリセット
信号２４を出力する。
しかして、マイクロプロセッサ１１がオアゲート２２か
らのリセット信号２４を検出すると、マイクロプロセッ
サ１１の実行番地はＲＯＭ１２の所定番地（一般には、
プログラムエリアの先頭番地、または最終番地）に移り
、当該番地から始まるプログラム（第２図のフローチャ
ート参照）が実行される。
らのリセット信号２４を検出すると、マイクロプロセッ
サ１１の実行番地はＲＯＭ１２の所定番地（一般には、
プログラムエリアの先頭番地、または最終番地）に移り
、当該番地から始まるプログラム（第２図のフローチャ
ート参照）が実行される。
まず、マイクロプロセッサ１１は、ＲＡＭ１３のキーワ
ードエリア１６の内容（キーワード）を読出す（ステッ
プ＄１１）。そして、マイクロプロセッサ１１は、上記
読出しにおいて読出しエラー（パリティエラー、ＦＣＣ
エラーなど）が発生したか否かの判定を行ないくステッ
プ８１２）、ｌ出しエラーの場合（ＹＥＳ判定の場合）
には、電源断（電源断→ｉ！源投大投入よるリセットで
あるものと判断する。この場合、マイクロプロセッサ１
１は、後述するステップ８１６．１７を実行する。一方
、読出しエラーでない場合（ステップ８１２での判定が
Ｎ。
ードエリア１６の内容（キーワード）を読出す（ステッ
プ＄１１）。そして、マイクロプロセッサ１１は、上記
読出しにおいて読出しエラー（パリティエラー、ＦＣＣ
エラーなど）が発生したか否かの判定を行ないくステッ
プ８１２）、ｌ出しエラーの場合（ＹＥＳ判定の場合）
には、電源断（電源断→ｉ！源投大投入よるリセットで
あるものと判断する。この場合、マイクロプロセッサ１
１は、後述するステップ８１６．１７を実行する。一方
、読出しエラーでない場合（ステップ８１２での判定が
Ｎ。
判定の場合）、マイクロプロセッサ１１はキーワードエ
リア１６からの読出しデータが所定値（所定のキーワー
ド）に一致するか否かの判定を行なう（ステップ５１３
）。
リア１６からの読出しデータが所定値（所定のキーワー
ド）に一致するか否かの判定を行なう（ステップ５１３
）。
ステップＳ１３での判定がＹＥＳ判定の場合、マイクロ
プロセッサ１１は電源断以外の要因によるリセットであ
ると判断し、まずＲＡＭ１３のトレースエリア１４に、
エラー状態情報や実行情報など必要な情報を格納する（
ステップ５１４）。次にマイクロプロセッサ１１は、ワ
ークエリア１５をクリア（ＩＩ Ｏ１１書込み）する（
ステップ５１５）。
プロセッサ１１は電源断以外の要因によるリセットであ
ると判断し、まずＲＡＭ１３のトレースエリア１４に、
エラー状態情報や実行情報など必要な情報を格納する（
ステップ５１４）。次にマイクロプロセッサ１１は、ワ
ークエリア１５をクリア（ＩＩ Ｏ１１書込み）する（
ステップ５１５）。
これに対し、ステップ８１３での判定がＮＯ判定の場合
（即ち、キーワードエリア１６からの読出しデータが所
定のキーワードに一致しなかった場合）マイクロプロセ
ッサ１１は（ステップ３１２での判定がＹＥＳ判定であ
る場合と同様に）電源断（電源断→電源投入）によるリ
セットであるものと判断する。これは、一旦電源が遮断
され、しかる後電源が再投入された時点では、ＲＡＭ１
３のキーワードエリア１６の内容は不定であり（即ちデ
ータがランダムにセット／リセットの状態にあり）、シ
たがって読出しエラー或は所定のキーワードとの不一致
の必然性があることによる。マイクロプロセッサ１１は
、リセット要因が電源断によるものであると判断すると
、まずＲＡ Ｍ １３の全領域をクリアする初期化動作
〈オール゛ＯＨ書込み〉を行なう（ステップ＄１６）。
（即ち、キーワードエリア１６からの読出しデータが所
定のキーワードに一致しなかった場合）マイクロプロセ
ッサ１１は（ステップ３１２での判定がＹＥＳ判定であ
る場合と同様に）電源断（電源断→電源投入）によるリ
セットであるものと判断する。これは、一旦電源が遮断
され、しかる後電源が再投入された時点では、ＲＡＭ１
３のキーワードエリア１６の内容は不定であり（即ちデ
ータがランダムにセット／リセットの状態にあり）、シ
たがって読出しエラー或は所定のキーワードとの不一致
の必然性があることによる。マイクロプロセッサ１１は
、リセット要因が電源断によるものであると判断すると
、まずＲＡ Ｍ １３の全領域をクリアする初期化動作
〈オール゛ＯＨ書込み〉を行なう（ステップ＄１６）。
次に、マイクロプロセッサ１１は、ＲＡ Ｍ １３のキ
ーワードエリア１６に所定のキーワードを書込む（ステ
ップ５１７）。
ーワードエリア１６に所定のキーワードを書込む（ステ
ップ５１７）。
［発明の効果］
以上詳述したようにこの発明によれば、プロセッサのリ
セット要因がハードウェアフリップ７０ツブを用いるこ
となく判別できる。
セット要因がハードウェアフリップ７０ツブを用いるこ
となく判別できる。
第１図はこの発明の一実施例に係るプロセッサの構成を
示す図、第２図は動作を説明するためのフローチャー１
・である。 １１・・・マイクロプロセッサ、１２・・・ＲＯＭ１１
３・・・ＲＡＭ（揮発性メモリ）、１６・・・キーワー
ドエリア、２２・・・オアゲー１−０ 出願人代理人 弁理士 鈴江武彦 第１図
示す図、第２図は動作を説明するためのフローチャー１
・である。 １１・・・マイクロプロセッサ、１２・・・ＲＯＭ１１
３・・・ＲＡＭ（揮発性メモリ）、１６・・・キーワー
ドエリア、２２・・・オアゲー１−０ 出願人代理人 弁理士 鈴江武彦 第１図
Claims (1)
- 揮発性メモリを備えたプロセッサにおいて、上記揮発性
メモリに、キーワードが設定されるキーワードエリアを
設け、上記プロセッサへのリセット信号入力時に、当該
プロセッサは上記キーワードエリア内のキーワードの読
出しを行ない、読出しエラー発生、または期待するキー
ワードと異なる場合には電源断によるリセットと判定し
、読出しエラーがなく且つ期待するキーワードと一致す
る場合にはＮＩＷＩ以外のリセットと判定することを特
徴とするリセット要因判別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086363A JPS60230242A (ja) | 1984-04-28 | 1984-04-28 | リセツト要因判別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086363A JPS60230242A (ja) | 1984-04-28 | 1984-04-28 | リセツト要因判別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60230242A true JPS60230242A (ja) | 1985-11-15 |
| JPH0120778B2 JPH0120778B2 (ja) | 1989-04-18 |
Family
ID=13884798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086363A Granted JPS60230242A (ja) | 1984-04-28 | 1984-04-28 | リセツト要因判別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60230242A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103684U (ja) * | 1991-02-14 | 1992-09-07 | 松下電器産業株式会社 | 防雨筐体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119637A (en) * | 1977-03-28 | 1978-10-19 | Nissin Electric Co Ltd | Data checking system |
| JPS556608A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Computer restart system |
| JPS58121456A (ja) * | 1982-01-13 | 1983-07-19 | Fujitsu Ltd | デ−タ消滅防止方式 |
-
1984
- 1984-04-28 JP JP59086363A patent/JPS60230242A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119637A (en) * | 1977-03-28 | 1978-10-19 | Nissin Electric Co Ltd | Data checking system |
| JPS556608A (en) * | 1978-06-29 | 1980-01-18 | Toshiba Corp | Computer restart system |
| JPS58121456A (ja) * | 1982-01-13 | 1983-07-19 | Fujitsu Ltd | デ−タ消滅防止方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120778B2 (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850003597A (ko) | 파워-다운 명령을 선택적으로 실행불능케하는 데이터 프로세서와 그 방법 | |
| JPS6237419B2 (ja) | ||
| US5960195A (en) | Intelligent volatile memory initialization | |
| WO1985002040A1 (en) | Microcomputer having an internal address mapper | |
| JPS60230242A (ja) | リセツト要因判別方式 | |
| US5428767A (en) | Data retention circuit | |
| US20010049794A1 (en) | Write protection software for programmable chip | |
| JP2702972B2 (ja) | メモリ初期設定方式 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS6234262A (ja) | 不揮発性メモリアクセス方式 | |
| JP3172981B2 (ja) | 未使用メモリ空間アクセスエラー検出回路 | |
| JPH08241194A (ja) | ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段 | |
| JPH06231002A (ja) | マイクロコンピュータ | |
| JPS63120340A (ja) | デ−タ処理装置 | |
| JPH04359309A (ja) | マイクロコンピュータ装置のリセット回路 | |
| JP2003248594A (ja) | データ誤りチェックシステム | |
| JPS61196337A (ja) | メモリの未使用領域アクセス検出方式 | |
| JPH02278446A (ja) | メモリアクセス制御回路 | |
| JPH09237195A (ja) | 記憶装置のデータ読出装置、及び記憶装置のデータ読出方法 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPS63229697A (ja) | デ−タ書込制御方式 | |
| JPH09147588A (ja) | フラッシュメモリ制御装置 | |
| JPH01251254A (ja) | 割り込み要求発生方式 | |
| JPH03147130A (ja) | オペレーティングシステム修正方式 |