JP3172981B2 - 未使用メモリ空間アクセスエラー検出回路 - Google Patents
未使用メモリ空間アクセスエラー検出回路Info
- Publication number
- JP3172981B2 JP3172981B2 JP05114393A JP5114393A JP3172981B2 JP 3172981 B2 JP3172981 B2 JP 3172981B2 JP 05114393 A JP05114393 A JP 05114393A JP 5114393 A JP5114393 A JP 5114393A JP 3172981 B2 JP3172981 B2 JP 3172981B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory space
- output
- cpu
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、未使用メモリ空間を有
するＣＰＵシステムが未使用メモリ空間をアクセスした
場合を検出する未使用メモリ空間アクセスエラー検出回
路に関する。
するＣＰＵシステムが未使用メモリ空間をアクセスした
場合を検出する未使用メモリ空間アクセスエラー検出回
路に関する。
【０００２】
【従来の技術】１６ビットパーソナルコンピュータの場
合ＣＰＵは１６ビットのデータバスと２０ビットのアド
レスバスを有しており、１Ｍバイトのメモリ空間を有し
ている。通常この１Ｍバイトのメモリ空間を有効に使用
して各種のプログラムを実行する。しかし宇宙空間で使
用するなどの特殊な用途に使用する機器では、用途を限
定して必要なメモリ空間、例えば６４ｋバイトのメモリ
しか搭載しないようにし、回路を小さくしてハードウェ
アの重量や寸法を出来るだけ小さくし、その消費電力も
少なくなるようにしている。これにより信頼性も向上す
る。なお、この場合１／１６しかメモリ空間を使用しな
いため、残りの１５／１６は未使用のメモリ空間として
残されることになる。
合ＣＰＵは１６ビットのデータバスと２０ビットのアド
レスバスを有しており、１Ｍバイトのメモリ空間を有し
ている。通常この１Ｍバイトのメモリ空間を有効に使用
して各種のプログラムを実行する。しかし宇宙空間で使
用するなどの特殊な用途に使用する機器では、用途を限
定して必要なメモリ空間、例えば６４ｋバイトのメモリ
しか搭載しないようにし、回路を小さくしてハードウェ
アの重量や寸法を出来るだけ小さくし、その消費電力も
少なくなるようにしている。これにより信頼性も向上す
る。なお、この場合１／１６しかメモリ空間を使用しな
いため、残りの１５／１６は未使用のメモリ空間として
残されることになる。
【０００３】
【発明が解決しようとする課題】ところで、このような
未使用メモリ空間がある場合、この未使用メモリ空間か
らメモリを読み出したり、書き込んだりするような誤っ
た命令が出されることがある。この命令に従って未使用
メモリ空間のデータを読み出した場合、このデータは何
の意味も有しないものであるが、ＣＰＵはこれを命令と
してとらえ、暴走してしまうことがある。
未使用メモリ空間がある場合、この未使用メモリ空間か
らメモリを読み出したり、書き込んだりするような誤っ
た命令が出されることがある。この命令に従って未使用
メモリ空間のデータを読み出した場合、このデータは何
の意味も有しないものであるが、ＣＰＵはこれを命令と
してとらえ、暴走してしまうことがある。
【０００４】本発明は上述の問題点に鑑みてなされたも
ので、未使用メモリ空間のアクセスを検知して検知信号
を出力し、ＣＰＵの暴走を防止する未使用メモリ空間ア
クセスエラー検出回路を提供することを目的とする。
ので、未使用メモリ空間のアクセスを検知して検知信号
を出力し、ＣＰＵの暴走を防止する未使用メモリ空間ア
クセスエラー検出回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アドレスバスよりのアドレスとメモリセ
レクト信号を入力し、メモリ空間のアクセスエラーを検
出するアドレスデコーダと、アドレスデコーダの出力を
一方の入力とするＯＲゲートと、リード、ライト信号の
論理積を出力するＡＮＤゲートと、前記ＯＲゲートの出
力をＤ端子に入力し、前記ＡＮＤゲートの出力をクロッ
ク端子に入力し、Ｑ出力端子より、前記ＯＲゲートの他
方の入力端子にフィードバックし、Ｑ出力端子をＣＰＵ
の割り込み端子に接続し、ＣＰＵが割り込み処理後に発
生するリセット信号をリセット端子に接続したＤフリッ
プフロップとを備えたものである。
め、本発明は、アドレスバスよりのアドレスとメモリセ
レクト信号を入力し、メモリ空間のアクセスエラーを検
出するアドレスデコーダと、アドレスデコーダの出力を
一方の入力とするＯＲゲートと、リード、ライト信号の
論理積を出力するＡＮＤゲートと、前記ＯＲゲートの出
力をＤ端子に入力し、前記ＡＮＤゲートの出力をクロッ
ク端子に入力し、Ｑ出力端子より、前記ＯＲゲートの他
方の入力端子にフィードバックし、Ｑ出力端子をＣＰＵ
の割り込み端子に接続し、ＣＰＵが割り込み処理後に発
生するリセット信号をリセット端子に接続したＤフリッ
プフロップとを備えたものである。
【０００６】
【作用】アドレスデコーダは未使用メモリ空間のアドレ
スを検知する論理回路であり、アドレスバスに出力され
たアドレスが未使用メモリ空間のアドレスである場合、
エラー信号を出力する。アドレスバスにアドレスが出力
されると、同時にＡＮＤゲートにリード信号かライト信
号が出力され、ＡＮＤゲートは正から負の出力となり、
ＤフリップフロップはＯＲゲートより出力されたエラー
信号をＱ出力端子から出力する。このＱ出力端子からの
エラー信号はＯＲゲートの入力側に入り、Ｄフリップフ
ロップのＤ端子をリセットされるまでエラー信号にして
おく。このエラー信号はＣＰＵの割り込み端子に入力さ
れているので、ＣＰＵは所定の割り込み処理を行い、終
了後Ｄフリップフロップにリセット信号を出力し、Ｑ出
力端子からのエラー信号を解除する。これによりＣＰＵ
は未使用メモリ空間のアドレスにアクセスすることを阻
止されるので、ＣＰＵの暴走を防止することができる。
スを検知する論理回路であり、アドレスバスに出力され
たアドレスが未使用メモリ空間のアドレスである場合、
エラー信号を出力する。アドレスバスにアドレスが出力
されると、同時にＡＮＤゲートにリード信号かライト信
号が出力され、ＡＮＤゲートは正から負の出力となり、
ＤフリップフロップはＯＲゲートより出力されたエラー
信号をＱ出力端子から出力する。このＱ出力端子からの
エラー信号はＯＲゲートの入力側に入り、Ｄフリップフ
ロップのＤ端子をリセットされるまでエラー信号にして
おく。このエラー信号はＣＰＵの割り込み端子に入力さ
れているので、ＣＰＵは所定の割り込み処理を行い、終
了後Ｄフリップフロップにリセット信号を出力し、Ｑ出
力端子からのエラー信号を解除する。これによりＣＰＵ
は未使用メモリ空間のアドレスにアクセスすることを阻
止されるので、ＣＰＵの暴走を防止することができる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の実施例の未使用メモリ空間アクセ
スエラー検出回路図を含む装置の全体図を示し、図２は
未使用メモリ空間アクセスエラー検出回路を示す。図１
において、ＣＰＵ２０はメモリ３０をアクセスすると
き、まずアドレスバスにアドレスを出力すると共にその
アドレスのデータが記憶されているメモリを選択するメ
モリセレクト信号を出力する。次にリード信号又はライ
ト信号を出力し、この信号によって読み出すのか書き込
むのかを定め、次に、この信号に従ってリードまたはラ
イト動作を行う。
する。図１は本発明の実施例の未使用メモリ空間アクセ
スエラー検出回路図を含む装置の全体図を示し、図２は
未使用メモリ空間アクセスエラー検出回路を示す。図１
において、ＣＰＵ２０はメモリ３０をアクセスすると
き、まずアドレスバスにアドレスを出力すると共にその
アドレスのデータが記憶されているメモリを選択するメ
モリセレクト信号を出力する。次にリード信号又はライ
ト信号を出力し、この信号によって読み出すのか書き込
むのかを定め、次に、この信号に従ってリードまたはラ
イト動作を行う。
【０００８】これらの信号はメモリ３０に入力される
が、同時に未使用メモリ空間アクセスエラー検出回路１
０にも入力される。ＣＰＵ２０はアドレスに正しいアド
レスを出力するが、アドレスバスにノイズが重畳し、Ｃ
ＰＵ２０が指定したアドレスと異なり、未使用メモリ空
間のアドレスに変化する場合がある。宇宙空間などで使
用する場合、このようなノイズ源として伝導ノイズ、輻
射ノイズ、シングルイベントアップセット等がある。な
お、ノイズが重畳して使用メモリ空間内のアドレスに変
化することもあるが、このようなときは自己診断プログ
ラム等によりチェックされるようにしておくとよい。
が、同時に未使用メモリ空間アクセスエラー検出回路１
０にも入力される。ＣＰＵ２０はアドレスに正しいアド
レスを出力するが、アドレスバスにノイズが重畳し、Ｃ
ＰＵ２０が指定したアドレスと異なり、未使用メモリ空
間のアドレスに変化する場合がある。宇宙空間などで使
用する場合、このようなノイズ源として伝導ノイズ、輻
射ノイズ、シングルイベントアップセット等がある。な
お、ノイズが重畳して使用メモリ空間内のアドレスに変
化することもあるが、このようなときは自己診断プログ
ラム等によりチェックされるようにしておくとよい。
【０００９】未使用メモリ空間アクセスエラー検出回路
１０は、アドレスバスに出力されたアドレスが未使用メ
モリ空間のものであることを検出すると、検出信号をＣ
ＰＵ２０に出力し、ＣＰＵ２０はこの検出信号に基づく
処理を行った後、リセット信号を出力して未使用メモリ
空間アクセスエラー検出回路１０をリセットする。
１０は、アドレスバスに出力されたアドレスが未使用メ
モリ空間のものであることを検出すると、検出信号をＣ
ＰＵ２０に出力し、ＣＰＵ２０はこの検出信号に基づく
処理を行った後、リセット信号を出力して未使用メモリ
空間アクセスエラー検出回路１０をリセットする。
【００１０】次に図２により未使用メモリ空間アクセス
エラー検出回路の詳細を説明する。アドレスデコーダ１
にはあらかじめ未使用メモリ空間のアドレスを検知する
論理が組まれており、メモリセレクト信号とアドレスバ
ス信号が入力されると、未使用アドレスであるか否かを
検出し、未使用のアドレス信号であればＨレベルの信号
を、そうでなければＬレベルの信号を出力する。ＯＲゲ
ート２はアドレスデコーダの信号と、後述するＤフリッ
プフロップ４のＱ出力端子の出力を入力する。ＡＮＤゲ
ート３はリード信号、ライト信号をＬレベルで入力す
る。Ｄフリップフロップ４はＤ入力端子よりＯＲゲート
２の出力を入力し、クロック端子ＣＫよりＡＮＤゲート
３の出力を入力し、クリア端子ＣＬＲにＣＰＵ２０から
のリセット信号をＬレベルで入力する。またＱ出力端子
からはＯＲゲート２の入力側とＣＰＵ２０の割り込み端
子ＩＮＴに出力する。
エラー検出回路の詳細を説明する。アドレスデコーダ１
にはあらかじめ未使用メモリ空間のアドレスを検知する
論理が組まれており、メモリセレクト信号とアドレスバ
ス信号が入力されると、未使用アドレスであるか否かを
検出し、未使用のアドレス信号であればＨレベルの信号
を、そうでなければＬレベルの信号を出力する。ＯＲゲ
ート２はアドレスデコーダの信号と、後述するＤフリッ
プフロップ４のＱ出力端子の出力を入力する。ＡＮＤゲ
ート３はリード信号、ライト信号をＬレベルで入力す
る。Ｄフリップフロップ４はＤ入力端子よりＯＲゲート
２の出力を入力し、クロック端子ＣＫよりＡＮＤゲート
３の出力を入力し、クリア端子ＣＬＲにＣＰＵ２０から
のリセット信号をＬレベルで入力する。またＱ出力端子
からはＯＲゲート２の入力側とＣＰＵ２０の割り込み端
子ＩＮＴに出力する。
【００１１】次に未使用メモリ空間アクセスエラー検出
回路１０の動作について説明する。ＣＰＵ２０が使用し
ている範囲内のアドレスをアクセスした場合は、アドレ
スデコーダ１は正常なアクセスであることを示すＬレベ
ルの信号を出力する。Ｄフリップフロップ４はリセット
信号でリセットされた状態ではＱ出力端子はＬレベルと
なるように設定されている。これによりＯＲゲート２の
出力はＬレベルとなり、リード又はライトのアクセスに
よりＣＫがＬレベルになってもＱ端子出力はＬレベルな
ので、ＣＰＵ２０の割り込み端子ＩＮＴはＬレベルであ
り、割り込みは発生しない。このため、ＣＰＵ２０はこ
のアクセスによりリード処理、又はライト処理実施す
る。
回路１０の動作について説明する。ＣＰＵ２０が使用し
ている範囲内のアドレスをアクセスした場合は、アドレ
スデコーダ１は正常なアクセスであることを示すＬレベ
ルの信号を出力する。Ｄフリップフロップ４はリセット
信号でリセットされた状態ではＱ出力端子はＬレベルと
なるように設定されている。これによりＯＲゲート２の
出力はＬレベルとなり、リード又はライトのアクセスに
よりＣＫがＬレベルになってもＱ端子出力はＬレベルな
ので、ＣＰＵ２０の割り込み端子ＩＮＴはＬレベルであ
り、割り込みは発生しない。このため、ＣＰＵ２０はこ
のアクセスによりリード処理、又はライト処理実施す
る。
【００１２】アドレスバスに未使用メモリ空間のアドレ
スが出力されている場合は、アドレスデコーダ１は異常
なアドレスであるとしてＨレベルの信号を発生する。こ
のＨレベル信号はＯＲゲート２を通り、Ｄフリップフロ
ップ４のＤ入力端子に入力される。アドレスバスにアド
レスが出力されると、リードまたはライト信号が出力さ
れ、ＡＮＤゲート３はリードまたはライト信号がＬレベ
ルになるため、クロックＣＫはＬレベルとなり、Ｑ出力
端子からＨレベルが出力され、このＨレベルによりＣＰ
Ｕ２０の割込端子ＩＮＴを動作させて割り込み処理を行
わせると共に、ＯＲゲート２にフィードバックされＤ入
力端子をＨレベルに保持する。これによりＣＰＵ２０が
割り込み処理中にリードまたはライト信号が変化して
も、Ｑ出力端子はＨレベルを保持する。ＣＰＵ２０は予
め定められた割り込み処理を終了するとリセット信号を
発生し、これによりＤフリップフロップ４はリセットさ
れ、Ｑ出力端子はＬレベルとなる。
スが出力されている場合は、アドレスデコーダ１は異常
なアドレスであるとしてＨレベルの信号を発生する。こ
のＨレベル信号はＯＲゲート２を通り、Ｄフリップフロ
ップ４のＤ入力端子に入力される。アドレスバスにアド
レスが出力されると、リードまたはライト信号が出力さ
れ、ＡＮＤゲート３はリードまたはライト信号がＬレベ
ルになるため、クロックＣＫはＬレベルとなり、Ｑ出力
端子からＨレベルが出力され、このＨレベルによりＣＰ
Ｕ２０の割込端子ＩＮＴを動作させて割り込み処理を行
わせると共に、ＯＲゲート２にフィードバックされＤ入
力端子をＨレベルに保持する。これによりＣＰＵ２０が
割り込み処理中にリードまたはライト信号が変化して
も、Ｑ出力端子はＨレベルを保持する。ＣＰＵ２０は予
め定められた割り込み処理を終了するとリセット信号を
発生し、これによりＤフリップフロップ４はリセットさ
れ、Ｑ出力端子はＬレベルとなる。
【００１３】図３は未使用メモリ空間をアクセスすると
きのタイミング図である。T1サイクルでアドレスバスに
アドレスが出力され、これと同時にメモリセレクト信号
が出力される。T2サイクルにリード信号もしくはライト
信号が出力される。アドレスバスに出力されたアドレス
にノイズが重畳し、アドレスは未使用アドレス空間を表
しているものとする。未使用メモリ空間アクセスエラー
検出回路10は、アドレスバスのアドレスと、メモリセレ
クト信号、リード信号又はライト信号を入力し、未使用
メモリ空間アクセスエラーを検出すると検出信号をT3サ
イクルにおいてＬレベルからＨレベルにする。
きのタイミング図である。T1サイクルでアドレスバスに
アドレスが出力され、これと同時にメモリセレクト信号
が出力される。T2サイクルにリード信号もしくはライト
信号が出力される。アドレスバスに出力されたアドレス
にノイズが重畳し、アドレスは未使用アドレス空間を表
しているものとする。未使用メモリ空間アクセスエラー
検出回路10は、アドレスバスのアドレスと、メモリセレ
クト信号、リード信号又はライト信号を入力し、未使用
メモリ空間アクセスエラーを検出すると検出信号をT3サ
イクルにおいてＬレベルからＨレベルにする。
【００１４】ＣＰＵ２０は割り込み処理をシステムクロ
ックのアップエッジで行うので、検出信号がＬレベルか
らＨレベルに変化するタイミングをT3またはT4のシステ
ムクロックのアップエッジより十分に早くなるよう未使
用メモリ空間アクセスエラー検出回路10は設計される。
ＣＰＵ２０がリード信号またはライト信号によりアクセ
ス動作するタイミングを割り込み処理開始後に行うよう
に設定してあるため、この割り込み処理により、アドレ
スバスに出されている未使用メモリ空間アドレスはアク
セスされない。これにより未使用メモリ空間にアクセス
し、誤ったデータに基づく処理を実行するという異常動
作はキャンセルされ、ＣＰＵ２０の暴走を防止すること
ができる。
ックのアップエッジで行うので、検出信号がＬレベルか
らＨレベルに変化するタイミングをT3またはT4のシステ
ムクロックのアップエッジより十分に早くなるよう未使
用メモリ空間アクセスエラー検出回路10は設計される。
ＣＰＵ２０がリード信号またはライト信号によりアクセ
ス動作するタイミングを割り込み処理開始後に行うよう
に設定してあるため、この割り込み処理により、アドレ
スバスに出されている未使用メモリ空間アドレスはアク
セスされない。これにより未使用メモリ空間にアクセス
し、誤ったデータに基づく処理を実行するという異常動
作はキャンセルされ、ＣＰＵ２０の暴走を防止すること
ができる。
【００１５】この未使用メモリ空間アクセスエラーの検
出信号を使ってＣＰＵ２０に割り込みをかけ、未使用メ
モリ空間アクセスエラーを処理する方法として次の３つ
の方法が用いられる。 未使用メモリ空間アクセスエラー発生時の命令の再実
行 未使用メモリ空間アクセスエラー発生時のプログラム
モジュールの再実行 強制的な停止
出信号を使ってＣＰＵ２０に割り込みをかけ、未使用メ
モリ空間アクセスエラーを処理する方法として次の３つ
の方法が用いられる。 未使用メモリ空間アクセスエラー発生時の命令の再実
行 未使用メモリ空間アクセスエラー発生時のプログラム
モジュールの再実行 強制的な停止
【００１６】の未使用メモリ空間アクセスエラー発生
時の命令の再実行を行う方法は、エラー発生により実行
されなっかった命令を割り込み処理後再実行できるが、
メモリ（ＲＯＭ）の使用量が多く、プログラムが比較的
複雑になる。また全ての命令長、データ長の長さが同一
のＣＰＵシステムの場合（例えばＲＩＳＣ（ReducedIns
truction Set Computer)系のＣＰＵ採用の場合) には、
実現が比較的容易であるが、そうでないシステムの場合
には実現が困難である。
時の命令の再実行を行う方法は、エラー発生により実行
されなっかった命令を割り込み処理後再実行できるが、
メモリ（ＲＯＭ）の使用量が多く、プログラムが比較的
複雑になる。また全ての命令長、データ長の長さが同一
のＣＰＵシステムの場合（例えばＲＩＳＣ（ReducedIns
truction Set Computer)系のＣＰＵ採用の場合) には、
実現が比較的容易であるが、そうでないシステムの場合
には実現が困難である。
【００１７】図４はの方法を実施する動作フローの一
例を示す図である。メインプログラムによりＣＰＵはメ
モリのＸ番地をリードし、命令１を実行し（ステップＳ
１）、次にＸ＋１番地をリードし、命令２を実行する
（ステップＳ２）。次にＸ＋２番地をリードする態勢に
入る。図３で説明したようにまずアドレスバスにＸ＋２
番地のアドレスが出力されるが（ステップＳ３）、この
時、ノイズが重畳し、Ｘ＋２番地のアドレスが未使用メ
モリ空間のアドレスに変更される（ステップＳ４）。す
ると図２で説明した未使用メモリ空間アクセスエラー検
出回路１０が動作し、未使用メモリ空間アクセスエラー
の検出信号が出力される（ステップＳ５）。この検出信
号はＣＰＵ２０の割り込み端子に入るが、ＣＰＵ２０は
割り込み処理に入る前に（Ｘ＋２）番地の番地情報をス
タックにセーブし（ステップＳ６）、次に割り込み処理
に入る（ステップＳ７）。割り込み処理終了後、（Ｘ＋
２）番地の番地情報をスタックより戻し（ステップＳ
８）、（Ｘ＋２）番地の番地情報により命令３を再実行
し（ステップＳ９）、以下命令を続行してゆく（ステッ
プ１０）。
例を示す図である。メインプログラムによりＣＰＵはメ
モリのＸ番地をリードし、命令１を実行し（ステップＳ
１）、次にＸ＋１番地をリードし、命令２を実行する
（ステップＳ２）。次にＸ＋２番地をリードする態勢に
入る。図３で説明したようにまずアドレスバスにＸ＋２
番地のアドレスが出力されるが（ステップＳ３）、この
時、ノイズが重畳し、Ｘ＋２番地のアドレスが未使用メ
モリ空間のアドレスに変更される（ステップＳ４）。す
ると図２で説明した未使用メモリ空間アクセスエラー検
出回路１０が動作し、未使用メモリ空間アクセスエラー
の検出信号が出力される（ステップＳ５）。この検出信
号はＣＰＵ２０の割り込み端子に入るが、ＣＰＵ２０は
割り込み処理に入る前に（Ｘ＋２）番地の番地情報をス
タックにセーブし（ステップＳ６）、次に割り込み処理
に入る（ステップＳ７）。割り込み処理終了後、（Ｘ＋
２）番地の番地情報をスタックより戻し（ステップＳ
８）、（Ｘ＋２）番地の番地情報により命令３を再実行
し（ステップＳ９）、以下命令を続行してゆく（ステッ
プ１０）。
【００１８】の未使用メモリ空間アクセスエラー発生
時のプログラムモジュールを再実行する方法は、メモリ
（ＲＯＭ）の使用量が少なくて済むが、プログラムの後
戻りが大きい。しかし、比較的簡単にＣＰＵシステムを
構成することができる。本方法は検出信号が出された時
の命令（図４の場合、命令３）は実行せずに飛ばしてし
まい、割り込み処理ルーチン中で未使用メモリアクセス
エラーが発生したことを意味するワーニングフラグを立
て、メインプログラムでワーニングフラグを監視し、ワ
ーニングフラグが立っていると実行中のプログラムモジ
ュールを最初から実行し直す。
時のプログラムモジュールを再実行する方法は、メモリ
（ＲＯＭ）の使用量が少なくて済むが、プログラムの後
戻りが大きい。しかし、比較的簡単にＣＰＵシステムを
構成することができる。本方法は検出信号が出された時
の命令（図４の場合、命令３）は実行せずに飛ばしてし
まい、割り込み処理ルーチン中で未使用メモリアクセス
エラーが発生したことを意味するワーニングフラグを立
て、メインプログラムでワーニングフラグを監視し、ワ
ーニングフラグが立っていると実行中のプログラムモジ
ュールを最初から実行し直す。
【００１９】の強制的に停止させる方法は、実現が最
も簡単である。停止させた状態で人（あるいは当該ＣＰ
Ｕシステムが冗長の場合は冗長ＣＰＵシステム）が当該
ＣＰＵシステムの診断をした後、再起動させる等の方法
をとる。また、この方法の場合ＣＰＵにウオッチドッグ
タイマ等の異常検出回路を接続しておいて、未使用メモ
リ空間アクセスエラーの検出信号をＣＰＵシステム外部
に積極的に表示させるとよい。割り込み処理ルーチンで
停止した状態になると、メインプログラムはウオッチド
ッグタイマを操作できなくなるため、ウオッチドッグタ
イマがこの検出信号を出力することになる。
も簡単である。停止させた状態で人（あるいは当該ＣＰ
Ｕシステムが冗長の場合は冗長ＣＰＵシステム）が当該
ＣＰＵシステムの診断をした後、再起動させる等の方法
をとる。また、この方法の場合ＣＰＵにウオッチドッグ
タイマ等の異常検出回路を接続しておいて、未使用メモ
リ空間アクセスエラーの検出信号をＣＰＵシステム外部
に積極的に表示させるとよい。割り込み処理ルーチンで
停止した状態になると、メインプログラムはウオッチド
ッグタイマを操作できなくなるため、ウオッチドッグタ
イマがこの検出信号を出力することになる。
【００２０】の処理方法は図４の割り込みで処理を終
了させるもので、割り込み処理のルーチンでＮＯＰ（ノ
ーオペレーション）あるいはＷＡＩＴ状態にしてメイン
プログラムの処理に復帰させないようにする。
了させるもので、割り込み処理のルーチンでＮＯＰ（ノ
ーオペレーション）あるいはＷＡＩＴ状態にしてメイン
プログラムの処理に復帰させないようにする。
【００２１】なお、以上の３つの処理は、いずれも割り
込み処理を行ったが、未使用メモリ空間アクセスエラー
の検出信号によりＣＰＵを再起動するようにしてもよ
い。この方法はソフトウェアでの処理は必要ないが、エ
ラーが発生すると自動的にプログラムを最初からやり直
すことになる。図５は本方法の回路を示すもので、検出
信号によりパワーオンリセットを行い、プログラムを最
初からやり直すようにしている。
込み処理を行ったが、未使用メモリ空間アクセスエラー
の検出信号によりＣＰＵを再起動するようにしてもよ
い。この方法はソフトウェアでの処理は必要ないが、エ
ラーが発生すると自動的にプログラムを最初からやり直
すことになる。図５は本方法の回路を示すもので、検出
信号によりパワーオンリセットを行い、プログラムを最
初からやり直すようにしている。
【００２２】
【発明の効果】以上の説明から明らかなように本発明
は、ＣＰＵが未使用メモリ空間をアクセスした場合異常
信号を出力し、ＣＰＵがこの異常なアクセスによって得
られたデータに基づき動作することを防止するので、Ｃ
ＰＵの暴走を未然に防止することができる。
は、ＣＰＵが未使用メモリ空間をアクセスした場合異常
信号を出力し、ＣＰＵがこの異常なアクセスによって得
られたデータに基づき動作することを防止するので、Ｃ
ＰＵの暴走を未然に防止することができる。
【図１】本発明の実施例の回路を含む装置の構成図であ
る。
る。
【図２】本発明の実施例の回路図である。
【図３】本実施例のタイミング図である。
【図４】本実施例の動作フロー図である。
【図５】本実施例の検出信号によりプログラムを再実行
させる装置の構成図である。
させる装置の構成図である。
１ アドレスデコーダ ２ ＯＲゲート ３ ＡＮＤゲート ４ Ｄフリップフロップ １０ 未使用メモリ空間アクセスエラー検出回路 ２０ ＣＰＵ ３０ メモリ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/00,11/30 G06F 12/00 - 12/06 G06F 12/14 - 12/16
Claims (1)
- 【請求項１】 アドレスバスよりのアドレスとメモリセ
レクト信号を入力し、メモリ空間のアクセスエラーを検
出するアドレスデコーダと、アドレスデコーダの出力を
一方の入力とするＯＲゲートと、リード、ライト信号の
論理積を出力するＡＮＤゲートと、前記ＯＲゲートの出
力をＤ端子に入力し、前記ＡＮＤゲートの出力をクロッ
ク端子に入力し、Ｑ出力端子より、前記ＯＲゲートの他
方の入力端子にフィードバックし、Ｑ出力端子をＣＰＵ
の割り込み端子に接続し、ＣＰＵが割り込み処理後に発
生するリセット信号をリセット端子に接続したＤフリッ
プフロップとを備えたことを特徴とする未使用メモリ空
間アクセスエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05114393A JP3172981B2 (ja) | 1993-03-12 | 1993-03-12 | 未使用メモリ空間アクセスエラー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05114393A JP3172981B2 (ja) | 1993-03-12 | 1993-03-12 | 未使用メモリ空間アクセスエラー検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06266613A JPH06266613A (ja) | 1994-09-22 |
| JP3172981B2 true JP3172981B2 (ja) | 2001-06-04 |
Family
ID=12878609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05114393A Expired - Fee Related JP3172981B2 (ja) | 1993-03-12 | 1993-03-12 | 未使用メモリ空間アクセスエラー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172981B2 (ja) |
-
1993
- 1993-03-12 JP JP05114393A patent/JP3172981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06266613A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8095825B2 (en) | Error correction method with instruction level rollback | |
| EP0461792B1 (en) | Master/slave checking system | |
| US8458533B2 (en) | Watch dog timer and counter with multiple timeout periods | |
| US6119248A (en) | Operating system notification of correctable error in computer information | |
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| EP3629176B1 (en) | Fault detection circuit with progress register and status register | |
| US5894549A (en) | System and method for fault detection in microcontroller program memory | |
| JP3172981B2 (ja) | 未使用メモリ空間アクセスエラー検出回路 | |
| EP0596144A1 (en) | Hierarchical memory system for microcode and means for correcting errors in the microcode | |
| JP3141787B2 (ja) | マイクロコンピュータ | |
| JP3025504B2 (ja) | 情報処理装置 | |
| CN112506701B (zh) | 一种基于三模lockstep的多处理器芯片错误恢复方法 | |
| JPH0883178A (ja) | 情報処理装置 | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| JPS59172044A (ja) | 命令制御方式 | |
| JP2536781B2 (ja) | パリティチェック装置 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JP3415381B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JP2006155434A (ja) | Ｐｃｉバスコントローラ及びその動作制御方法並びにプログラム | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPS58129555A (ja) | マイクロプログラム制御装置 | |
| JPH0120778B2 (ja) | ||
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPH0540701A (ja) | コンピユータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |