JPH01251254A - 割り込み要求発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピュータシステムにおいて、記
憶装置上のアクセスされたメモリアドレスが、ある特定
のアドレスもしくは領域内であることを検出し、割り込
み要求を発生させる、割り込み要求発生方式に関する。

〔従来の技術〕

従来の、特定のアドレスもしくは領域内であることを検
出、割り込み要求を発生させる方式を第２図に示す、検
出すべきアドレスまたは領域のデータは設定人力１３に
よりラッチ１０に設定される。記憶装置１２上へのアク
セスに対し、比較器１１でアクセス時のアドレスデータ
の値とラッチ１０に設定された検出アドレスデータの値
とを比較し、双方が一致もしくは領域内であると判定す
ることにより割り込み要求を発生させるものであった。

〔発明が解決しようとする課題］ しかし、前述の従来技術では、検出アドレス、領域を多
数存在させるには、第２図に示されるラッチと比較器の
回路構成を検出アドレス、領域の個数だけ必要となる。

そのため構成は複雑となり、検出アドレスデータの個数
は、構成要素に限定されてしまうという課題を有する。

そこで、本発明はこの様な課題を解決するもので、その
目的とするところは、記憶装置上のある特定のメモリア
ドレスへのアクセスに対し、メモリアドレスの検出によ
り割り込み要求を発生させる方式において、多数の検出
すべきアドレス、領域に対し容易に設定、変更、検出が
可能で、また、簡単な構成により行うところにある。

［課題を解決するための手段］ 本発明の割り込み要求発生方式は、検出すべきアドレス
、領域の設定を、また記憶装置上でアクセスされたメモ
リアドレスが検出すべきアドレス、領域内であるかの検
出を半導体記憶装置を用いることにより行い、割り込み
要求信号を発生させることを特徴とする。

［作　用］ 本発明の上記の構成によれば、マイクロコンピユークシ
ステムにおいて記憶装置の領域内に、アクセス禁止領域
やブレークポイント等、メモリアクセスの際、そのアド
レスの値により、割り込み要求を発生する方式において
、アドレス、領域の設定を容易に、バイト単位で多数設
定可能である。また、半導体記憶装置を用いることによ
り構成も簡単となる。

［実　施　例１ 第１図は、本発明の一実施例における割り込み要求発生
方式のブロック図である。記憶装置２は、マイクロコン
ピュータシステム内でプログラムまたはデータ領域とし
て通常使用される記憶装置である１割り込み要求発生用
記憶装置１は、検出アドレスデータの設定、検出、そし
て割り込み要求の発生を行う０割り込み要求発生用記憶
装置１は、記憶装置２と同じアドレス空間内に存在し、
データ幅１ビツトの読み書き可能な半導体記憶装置で構
成されている。

第３図にこの実施例における、検出アドレスデータの設
定、検出、そして割り込み要求の発生のタイミングチャ
ートを示す、まず、検出アドレスデータの設定について
説明する。検出すべきアドレスデータは１割り込み要求
発生用記憶装置１のデータ入力端子７に接続されたデー
タバスのある１ビットの値で示され、設定される０例え
ば、あるＡ番地のメモリアドレスがアクセスされたこと
を検出し、割り込み要求を発生させるものとする０割り
込み要求発生用記憶装置１の書き込み端子３に接続され
た、設定人力５の信号ａをレベル０として（以下、レベ
ル０をローレベル、レベル１をハイレベルとする）、Ａ
番地へデータ０を書き込むとする。この信号ａがローレ
ベルとなることにより割り込み要求発生用記憶装置ｌは
データ書き込みモードとなり１割り込み要求発生用記憶
装置１のＡ番地へ１ビツトのデータ０が書き込まれ、設
定される。それ以外のメモリアドレスにはデータｌを同
様に設定する。このデータ０の書かれたメモリアドレス
が検出アドレスとする。領域の設定は、連続したアドレ
スにデータ０を設定することによって行う、この設定に
おいて、設定人力５が記憶装置２へも影響し、記憶装置
２へはデータの書き込みを行わないものとする。

次に、検出、割り込み要求発生について説明する。設定
人力５は反転回路６を経由し、割り込み要求発生用記憶
装置１の読みだし端子４にも接続されている。検出時に
は、割り込み要求発生用記憶装置ｌは、設定人力５の信
号ａをハイレベルとすることで、書き込み端子３はハイ
レベル、読みだし端子の信号すがローレベルとなり、検
出アドレスの設定以外は常にデータ読み出しモードとな
る。中央処理装置は、記憶装置２に対し読み込み、また
は書き出しのためアクセスを行うと、アドレスバスが確
定し、アドレスバス上のアドレスデータは記憶装置２へ
送られる。と同時に、割り込み要求発生用記憶装置ｌへ
も同じアドレスデータが送られる。今、上記で設定され
たＡ番地がアクセスされたとする０割り込み要求発生用
記憶装置１と記憶装置２は゛同じアドレス空間に存在し
ているので、割り込み要求発生用記憶装置ｌもＡ番地が
アクセスされる０割り込み要求発生用記憶装置１は常に
データ読み出しであり、上記で設定したデータ０が割り
込み要求発生端子８から出力される。この要求発生端子
８の信号Ｃがローレベルになることで検出アドレスを判
定し、割り込み要求発生端子８からローレベルの割り込
み要求を発生する。

この実施例では、割り込み要求発生用記憶装置ｌは読デ
ータ幅１ビットの読み書き可能な半導体記憶装置で構成
されているが、読みだし専用半導体記憶装置でも良い、
この場合、あらかじめ検出アドレスは書き込まれており
、設定の変更はできない、また、データ幅も１ビツトで
なく何ビットでも良い、この場合、データ幅のビット数
分の割り込み要求発生源を有することになる０例えば、
記憶装置２からのデータの読み込み、記憶装置２への書
き出し、または記憶装置２でのプログラム実行によるア
クセス等、割り込み要求を目的別に行うことが可能であ
る。

［発明の効果］ 以上述べた様に本発明によれば、記憶装置へのアクセス
時に、アドレス検出による割り込み要求発生、例えばブ
レークポイントやアクセス禁止領域の設定、検出が容易
になり、かつ記憶装置の空間全体にアドレス単位で複数
個行うことが可能である。これにより、マイクロコンピ
ュータシステムにおいて、ソフトウェア開発、デバッグ
を効率的に行λ、信頼性の向上においても効果を発揮す
る。また、記憶装置を使用しているので、より簡単な構
成でアドレス検出による割り込み要求発生を行うことが
可能であるという効果も有する。

【図面の簡単な説明】

第１図は本発明の割り込み要求発生方式のブロック図で
ある。 第２図は、従来の割り込み要求発生方式のブロック図で
ある。 第３図は本発明の割り込み要求発生方式のタイミングチ
ャートでｉる。 １・・・割り込み要求発生用記憶装置 ２・・・記憶装置 ３・・・書き込み端子 ４・・・読みだし端子 ５・・・設定入力 ６・・・反転回路 ７・・・データ入力端子 ８・・・割り込み要求発生端子 １０・・・ラッチ １１・・・比較器 １２・・・記憶装置 １３・・・設定入力 １４・・・割り込み要求発生端子 以上 羊１　図 第２図 図面の浄ζ（内容に変更なし） 第３図 手続補正書（方式） １、事件の表示　　昭和６３年　　特　許　願　　第７
８９２７号２、発明の名称　　割り込み要求発生方式３
、補正する者 事件との関係　　出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役　　中　村　恒　也 ４、代理人 〒１０４　東京都中央区京橋２丁目６番２１号５、補正
命令の日付　　　− 昭和６３年　６月２８日 ６、補正の対象 図面 ７、補正の内容

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータシステムにおいて、記憶装置上の
   メモリアクセスに対し、アクセスされたメモリアドレス
   がある特定のアドレスもしくは領域内であることを検出
   し、中央処理装置へ割り込み要求を行う場合、上記記憶
   装置とは別に半導体記憶装置を用いて、特定のアドレス
   もしくは領域であることを設定、検出、そして、割り込
   み要求を発生させることの特徴とする割り込み要求発生
   方式。