JPS63228332A - 命令実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 マイクロプログラムメモリに格納されていないマイクロ
プログラム対応のマシン命令コードが現れた場合に対処
するため、該マシン命令コード対応のアドレスとしてマ
イクロプログラムメモリのマイクロ命令ローディグ制御
プログラムの先頭アドレスを命令コードメモリに格納す
る。前記マシン命令コードの実行に際して、読み出され
たマイクロ命令ローディング制御プログラムの実行で前
記マシン命令コード対応のマイクロプログラムがマイク
ロプログラムメモリにロードされ、そして実行される。

〔産業上の利用分野〕

本発明は命令実行制御方式に関し、更に詳しく言えば、
マイクロプログラムメモリに予めマイクロプログラムが
格納されていない命令の実行を行なうための命令実行制
御方式に関する。

電子計算機等、情報処理システムにおいては、周知のよ
うにプログラムでそのすべての制御が遂行される。その
プログラムは、近年においては高級プログラミング言語
で作成され、システム内では一旦マシン語にコイパイル
された後そのマシン語がマイクロプログラムで実行され
る結果として上述プログラムが実行されるようになって
いる。

その初期においては、成るシステムを稼動させるための
プログラムの作成には、単一の言語が用いられていたが
、最近においては言語の特性を巧みに利用して多様な処
理を扱い得るシステムが開発されるに至っている。

このような異なるプログラミング言語を用いてプログラ
ムを作成する例としては、そのプログラムの実行可能な
システムにおいて、そのシステムを稼動時系列上の成る
時間帯においては、知識処理（ＡＩ処理）機能のための
リスプ言語で作成された成る１つの処理単位のプログラ
ムを１つ又は複数実行し、他の時間帯においては科学計
算のためのフォートラン言語で作成された成る１つの処
理単位のプログラムを１つ又は複数実行させる如き場合
である。

〔従来の技術〕

従来における複数のプログラミング言語で稼動するよう
に構成された電子計算機システムにおけるその命令実行
制御回路の構成には第３図に示す如きものがある。この
図において、４は命令レジスタで、この命令レジスタ４
には、プログラミング言語で作成されたプログラムをマ
シン語の各命令から成るプログラムに変換する系の出力
、つまりマシン命令の各々がその処理進行と共に順次に
セットされるようになっている。そのセットされる各マ
シン命令がそのシステムの基本マシン命令であるならば
、その各マシン命令は命令コードメモリ５をアクセスし
てそのマシン命令対応のマイクロプログラムのためのア
ドレスを出力する。そのマイクロプログラムの各々はマ
イクロプログラムメモリ７の基本領域７Ｆに格納されて
おり、上述の如くして出力されたアドレス対応のマイク
ロプログラムがメモリ７の基本領域７Ｆから読み出され
、マイクロプログラム実行部２０へ渡されて前記命令レ
ジスタ４にセットされたマシン命令に対する処理がシス
テムの対応各部で行なわれる。

上述のような基本マシン命令の実行中に、その基本マシ
ン命令に対応するプログラミング言語以外のプログラミ
ング言語であって、しかも多重領域７Ｍに既にロードさ
れているプログラミング言語用のマイクロプログラムに
対応しない、プログラミング言語に対するマシン命令が
命令レジスタ４にセットされると、その度毎にそれに応
答するマイクロプログラムローディング制御回路２２の
制御の下にマイクロプログラムメモリ７の多重領域７Ｍ
の格納内容全体が、主記憶インタフェース２４を介して
図示しない主記憶にある、前記命令レジスタ４に順次に
セットされたマシン命令のセットに対応するマイクロプ
ログラムへ書き替えられた後、そのマイクロプログラム
が読み出されてマイクロプログラム実行部２０での使用
に供される。

〔発明が解決しようとする問題点〕

上述のように、従来技法の下では、基本マシン命令以外
のマシン命令から成る命令セットの処理に際して、その
命令セントに対応するよう、マイクロプログラム７の多
重領域７Ｍの書替えが行なわれる。この書替えには、所
要のローディング時間が費やされる。上述のような多プ
ログラミング言語で作成されたプログラムの実行速度、
ひいてはシステム性能を高めるには、その１つとして上
述のローディング時間の短縮が図られねばならない。

しかしながら、従来技法は、上述書替え頻度が比較的に
低い場合には上述のローディング時間を問題にするに足
りないが、書替え頻度を高くしたい場合には、そのロー
ディング時間の短縮が解決されねばならない大きな問題
として、浮び上がって来る。

本発明は、斯かる問題点に鑑みて創作されたもので、複
数のプログラミング言語で作成されたプログラムのため
のマイクロプログラムのローディング時間を短縮し、そ
のプログラムの実行効率を向上させ得る命令実行制御方
式を提供することをその目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図におい
て、４は電子計算機等に装備されたコンパイラ（図示せ
ず）の出力を受ける命令レジスタで、マシン命令コード
を受は取るものである。５は命令デコードメモリであり
、７はマイクロプログラムメモリである。命令デコード
メモリ５には、命令コード対応のマイクロプログラムの
ための第１のアドレス及び命令コード対応のプログラム
を読み出すためのマイクロ命令ローディング制御プログ
ラム対応の第２のアドレスが格納されている。

又、マイクロプログラムメモリ７には、前記第１及び第
２のアドレス対応の各プログラムが格納されている。３
０はローディング制御プログラム実行手段で、前記マイ
クロ命令ローディング制御プログラムを実行して該プロ
グラムの読出しを生ぜしめた命令コード対応のマイクロ
プログラムをローディング［３４からマイクロプログラ
ムメモリ７の所定の格納域に格納させるものである。３
６はその格納に応答して前記格納されたマイクロプログ
ラムのためのアドレスを命令デコードメモリ５から出力
せしめるマイクロプログラム実行開始手段である。これ
らの構成要素を用いて、マシン命令ストリームの中に、
マイクロプログラムメモリ７に未ローディングのマイク
ロプログラムに対応するマシン命令が現れたときの処理
を可能にする本発明が構成されている。

〔作　用〕

命令レジスタ４に順次にセットされる、実行中のプログ
ラムのマシン命令が既にマイクロプログラムメモリ７に
ローディングされているマイクロプログラムに対応する
ものであるならば、そのマシン命令コードに応答して命
令コードメモリ５から前記第１のアドレスが出力され、
そのアドレスにより該マイクロプログラムが読み出され
て図示しないマイクロプログラム実行部での使用に供さ
れる。

命令レジスタ４にセットされたマシン命令がマイクロプ
ログラムメモリ７に未ローディングのマイクロプログラ
ムに対応するものであるならば、そのマシン命令コード
に応答して命令コードメモリ５から前記第２のアドレス
が出力され、そのアドレスによりマイクロプログラムメ
モリ７からマイクロ命令ローディング制御プログラムが
読み出される。読み出されたマイクロ命令ローディング
制御プログラムがローディング制御プログラム実行手段
３０で実行されて該プログラムの読出しを生ゼしめた命
令コード対応のマイクロプログラムがローディング源３
４からマイクロプログラムメモリ７の所定の格納域に格
納される。この格納処理が終了すると、その終了に応答
するマイクロプログラム実行開始手段３６によって前記
格納されたマイクロプログラムのための読出しアドレス
が命令デコードメモリ５から出力せしめられる。そのア
ドレスによって指定される前記格納されたマイクロプロ
グラムがマイクロプログラムメモリ７から読み出される
。

〔実施例〕

第２図は本発明の一実施例を示す。この図は、複数のプ
ログラミング言語で作成されたプログラムで稼動するよ
うに構成された電子計算機（情報処理システム）内の多
言語プログラム命令実行制御回路を示す。この回路は複
数のプログラミング言語に対し、マシン命令を共通のも
のとそうでないものとに分け、その共通マシン命令対応
のマイクロプログラムは予め、マイクロプログラムメモ
リに格納しておき、言語固有のマシン命令対応のマイク
ロプログラムは主記憶からマイクロプログラムメモリに
ロードした後、その実行に入るようにしたもので、その
具体的構成は第２図に示すように次のものから成る。

４は命令レジスタ、５は命令デコードメモリ、６はマイ
クロ命令カウンタ、７はマイクロプログラムメモリ、８
はマイクロ命令レジスタ、９はマイクロ命令実行制御回
路、１０は主記憶インタフェース回路である。主記憶イ
ンタフェース回路ＩＯは図示しない、マイクロプログラ
ムを格納する主記憶装置に接続されており、これらの構
成要素は従来の命令実行制御回路と同じである。

この従来回路の命令デコードメモリ５にマイクロ命令ロ
ーディング制御プログラムを読み出すための読出しアド
レス（０又は特定の値）をマイクロプログラムメモリ７
に未ローディングのマイクロプログラムに対するマシン
命令対応に予め記憶させておくと共に、マイクロプログ
ラムメモリ７にマイクロ命令ローディング制御マイクロ
プログラムを前記読出しアドレスから予め記憶させてお
くことに加えて、次の各構成要素を設けて本発明の特徴
部分を構成している。

１１はマイクロプログラムメモリ管理テーブルで、これ
は前記マイクロ命令ローディング制御マイクロプログラ
ムの実行により主記憶装置、主記憶インタフェース回路
１０、そしてマイクロ命令実行制御回路９を介してマイ
クロプログラムメモリ７に記憶されるマイクロプログラ
ムの記憶アドレスを管理するテーブルである。１４はデ
ータレジスタで、これは前記マイクロプログラムの記憶
アドレスをマイクロ命令実行制御回路９から受は取るレ
ジスタである。１５はマイクロ命令実行制御回路９によ
る前記マイクロプログラムの記憶完了時に書替起動信号
を出力する命令デコードメモリ書替起動回路である。１
３は前記マイクロ命令ローディング制御マイクロプログ
ラムの読出しを生ぜしめたマシン命令のコードを一時保
持しているアドレスレジスタである。１２はアドレスレ
ジスタ１３の内容によって指定される記憶位置にデータ
レジスタの記憶アドレスを記憶させた後、その読出しを
生ぜしめる命令デコードメモリ書替制御回路である。

上述本発明回路の動作を以下に説明する。

システムにおいてプログラムが実行される際に、そのマ
シン命令が順次に命令レジスタ４にセットされる。その
マシン命令に対応するマイクロプログラムがマイクロプ
ログラムメモリ７に記ｔα済であるならば、そのマシン
命令のコードによって命令デコードメモリ５がアクセス
されて読出しアドレスがマイクロ命令カウンタ６にセッ
トされる。

そのカウンタ６がマイクロプログラムメモリ７がらマイ
クロ命令読出し単位が読み出される度毎に１だけカウン
トアツプされる如（カウンタ６のアドレスの各々がマイ
クロプログラムメモリ７の読出しに用いられ、読み出さ
れた前記マシン命令対応のマイクロプログラムがマイク
ロ命令実行制御回路９に渡されて前記マシン命令に割り
当てられた所要の動作をシステム内各部に生せしめる。

命令レジスタ４にセントされたマシン命令がマイクロプ
ログラムメモリ７に未記憶のマイクロプログラム対応の
ものである場合には、そのコードがアドレスレジスタ１
３にセットされると共に、そのコードによって命令デコ
ードメモリ５がアクセスされると、そこからマイクロ命
令ローディング制御プログラムを読み出すための読出し
アドレス（前記第２のアドレス）が読み出され、マイク
ロ命令カウンタ６にセットされて上述と同様のマイクロ
プログラムメモリ７からのマイクロ命令ローディング制
御プログラムの読出しに供される。

こうして読み出されるマイクロ命令ローディング制御プ
ログラムの各マイクロ命令がマイクロ命令レジスタ８を
介してマイクロ命令実行制御回路９に順次に渡されてそ
の実行が為されることにより、前記マイクロ命令ローデ
ィング制御マイクロプログラムの読出しを生ぜしめたマ
シン命令対応のマイクロプログラムが主記憶装置から主
記憶インタフェース回路１０を経て、マイクロプログラ
ムメモリ管理テーブル１１が示す記憶アドレスをその記
憶のための先頭アドレスとして記憶される。

その記憶アドレスは又、マイクロ命令実行制御回路９か
らデータレジスタ１４にセットされ、上述マイクロプロ
グラムの記憶完了時に命令デコードメモリ書替起動回路
１５から書替起動信号が発生される。この書替起動信号
が命令デコードメモリ書替制御回路１２に与えられると
、該回路１２はアドレスレジスタ１３のアドレス（命令
コード）によって指定される命令デコードメモリ５の記
憶位置にデータレジスタ１４の記憶アドレスを記憶させ
た後、そのアドレスの読出し、つまり上述処理によりマ
イクロプログラムメモリ７に記憶されたマイクロプログ
ラムの読出しアドレスの読出しを生ぜしめてそのマイク
ロプログラムの実行を為す。

なお、上記実施例構成は１つの例に過ぎず、例えば記憶
されたマイクロプログラムのための続出しアドレスの命
令デコードメモリ５への記憶は命令コードによらなくて
もよい。

〔発明の効果〕

以上述べたように本発明によれば、マイクロプログラム
メモリに記憶されていないマイクロプログラムのローデ
ィングをマイクロ命令単位で行なうことができる。これ
は複数のプログラミング言語で作成されたプログラムの
実行を効率的に行なうことを可能にする。特に、言語の
異なるプログラム部分の切替えが頻繁に生ずる場合に、
その威力が発揮される。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は従来の命令実行制御回路を示す図である。 第１図及び第２図において、 ４は命令レジスタ、 ５は命令デコードメモリ、 ６はマイクロ命令カウンタ、 ７はマイクロプログラムメモリ、 ３０はローディング制御プログラム実行手段（マイクロ
命令実行制御回路９、マイクロプログラムメモリ管理テ
ーブル１１）、 ３４はローディング源（主記憶インタフェース１０、主
記憶装置）、 ３６はマイクロプログラム実行開始手段（命令デコード
メモリ書替制御回路１２、アドレスレジスタ１３、デー
タレジスタ１４、命令デコードメモリ書替起動回路１５
）である。

Claims (1)

1. 【特許請求の範囲】 命令レジスタ（４）のマシン命令コード対応のアドレス
   を命令デコードメモリ（５）から読み出し、該アドレス
   対応のマイクロプログラムをマイクロプログラムメモリ
   （７）から読み出して命令の実行を行なう命令実行制御
   方式において、前記マイクロプログラムメモリ（７）に
   マイクロ命令ローディング制御マイクロプログラムを格
   納すると共に、該マイクロプログラム対応の読出しアド
   レスを前記命令デコードメモリ（５）に格納し、 且つローディング源（３４）、ローディング制御プログ
   ラム実行手段（３０）及びマイクロプログラム実行開始
   手段（３６）を設け、 前記命令レジスタ（４）に前記読出しアドレスを読み出
   させるマシン命令がセットされたとき、読み出された読
   出しアドレスに応答して前記マイクロプログラムメモリ
   （７）から読み出されたマイクロ命令ローディング制御
   プログラムを前記ローディング制御プログラム実行手段
   （３０）で実行して前記命令レジスタ（４）にセットさ
   れたマシン命令対応のマイクロプログラムを前記ローデ
   ィング源（３４）から前記マイクロプログラムメモリ（
   ７）の予め決められるアドレスに格納すると共に、該ア
   ドレスを前記マイクロプログラム実行開始手段（３０）
   により前記命令デコードメモリ（５）に記憶させた後そ
   の読出しを為さしめて命令の実行を行なうことを特徴と
   する命令実行制御方式。