JPS5987565A - 履歴制御方式 - Google Patents
履歴制御方式Info
- Publication number
- JPS5987565A JPS5987565A JP57197326A JP19732682A JPS5987565A JP S5987565 A JPS5987565 A JP S5987565A JP 57197326 A JP57197326 A JP 57197326A JP 19732682 A JP19732682 A JP 19732682A JP S5987565 A JPS5987565 A JP S5987565A
- Authority
- JP
- Japan
- Prior art keywords
- history
- executed
- instruction
- state
- microinstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、マイクロプログラム方式の情報処理装置にお
りるマイクロ命令の履歴制御方式に関する。
りるマイクロ命令の履歴制御方式に関する。
従来技術と問題点
マシン命令（マクロ命令）をマイクロ命令により逐次実
行するマイクロプログラム方式の情報処理装置では、実
行されたマイクロ命令のアドレスを各マイクロ命令ステ
ップごとに記憶するために、マイクロ命令アドレスヒス
トリメモリを持つことがしばしば行われる。マイクロ命
令そのものは、マシン命令が実行されていない状態（以
下、停止状態という）においても実行されている。この
停止状態で実行されるマイクロプログラムはいわゆるア
イドルループを構成するもので、このループを走行する
ことによりシステムコンソールからの各種の要求の処理
やタイマの更新等が行なわれる。
行するマイクロプログラム方式の情報処理装置では、実
行されたマイクロ命令のアドレスを各マイクロ命令ステ
ップごとに記憶するために、マイクロ命令アドレスヒス
トリメモリを持つことがしばしば行われる。マイクロ命
令そのものは、マシン命令が実行されていない状態（以
下、停止状態という）においても実行されている。この
停止状態で実行されるマイクロプログラムはいわゆるア
イドルループを構成するもので、このループを走行する
ことによりシステムコンソールからの各種の要求の処理
やタイマの更新等が行なわれる。
コンソールからの要求と、は主記憶やレジスタの表示／
変更やりセント機能、ＣＰＬＪスター１−／リスタート
、ＩＰＬオペレーション等である。このように、情報処
理装置が停止状態であってもマイクロ命令自体は走行し
ているため、停止状態において上記ヒストリを表示する
と、その内容は全てアイドルループを形成するマイクロ
命令アドレスになってしまい（ヒストリメモリでは一杯
になれば次は古い順に消してそこへ吉込んで行（から）
、それ以前の作動状態でいかなるマイクロシーケンスが
実行されたかの情報が失われてしまう。
変更やりセント機能、ＣＰＬＪスター１−／リスタート
、ＩＰＬオペレーション等である。このように、情報処
理装置が停止状態であってもマイクロ命令自体は走行し
ているため、停止状態において上記ヒストリを表示する
と、その内容は全てアイドルループを形成するマイクロ
命令アドレスになってしまい（ヒストリメモリでは一杯
になれば次は古い順に消してそこへ吉込んで行（から）
、それ以前の作動状態でいかなるマイクロシーケンスが
実行されたかの情報が失われてしまう。
発明の目的
本発明は、停止状態におけるマイクロ命令アドレスは記
憶しないことにより、それ以前の作動状態にお＆Ｊるマ
イクロ命令アドレスのヒストリを保存しておこうとする
ものである。
憶しないことにより、それ以前の作動状態にお＆Ｊるマ
イクロ命令アドレスのヒストリを保存しておこうとする
ものである。
発明の構成
本発明は、実行されたマイクロ命令のアドレスを逐次格
納する履歴記憶装置と、該履歴記憶装置に対する続出し
または書込みアドレスを保持する履歴アドレスレジスタ
と、該履歴アドレスレジスタの内容をマイクロ命令の度
に増加あるいは減少させる履歴アドレス更新手段とを備
えて１マクロ命令を複数のマイクロ命令に分＆−１で実
行する情報処理装置の履歴制御方式において、マイクロ
命令の実行によりマクロ命令を実行している作動状態と
マイクロ命令が実行されていてもマクロ命令の実行が行
われない停止状態とを区別する状態表示ビットを設り、
該表示ビットが作動状態を示している間は該履歴アドレ
スレジスタの内容を更新し、また該表示ビットが停止状
態を示している間は該履歴アドレスレジスタの内容更新
を抑止することを特徴とするが、以下図示の実施例を参
照しながらこれをＢＹ′綱に説明する。
納する履歴記憶装置と、該履歴記憶装置に対する続出し
または書込みアドレスを保持する履歴アドレスレジスタ
と、該履歴アドレスレジスタの内容をマイクロ命令の度
に増加あるいは減少させる履歴アドレス更新手段とを備
えて１マクロ命令を複数のマイクロ命令に分＆−１で実
行する情報処理装置の履歴制御方式において、マイクロ
命令の実行によりマクロ命令を実行している作動状態と
マイクロ命令が実行されていてもマクロ命令の実行が行
われない停止状態とを区別する状態表示ビットを設り、
該表示ビットが作動状態を示している間は該履歴アドレ
スレジスタの内容を更新し、また該表示ビットが停止状
態を示している間は該履歴アドレスレジスタの内容更新
を抑止することを特徴とするが、以下図示の実施例を参
照しながらこれをＢＹ′綱に説明する。
発明の実施例
図面は本発明の一実施例を示すブロック図で、１はマシ
ン（マクロ）命令を取り込む命令バッファ、２はそのＯ
Ｐコードをデコードして該当するマイクロ命令シーケン
スの先頭アドレスを出力する実行ザイクルアドレスス１
〜レイジ（ＥＡＳ） 、３はマイクロ命令アドレスレジ
スタ、４は該レジスタの内容つまりアドレスに応じた制
御情報（マイクロ命令）を出力するコントロールスｌ−
レイジ（Ｃ３）、５はレジスタ３内のマイクロ命令アド
レスの履歴を記１．ｑするヒストリメモリ （履歴記憶
装置）６は該メモリのエントリを指定するポインタ （
履歴アｌルスレジスタ）、７ばその値を＋ｌするポイン
タ更新回路（履歴アドレス更新手段）である。
ン（マクロ）命令を取り込む命令バッファ、２はそのＯ
Ｐコードをデコードして該当するマイクロ命令シーケン
スの先頭アドレスを出力する実行ザイクルアドレスス１
〜レイジ（ＥＡＳ） 、３はマイクロ命令アドレスレジ
スタ、４は該レジスタの内容つまりアドレスに応じた制
御情報（マイクロ命令）を出力するコントロールスｌ−
レイジ（Ｃ３）、５はレジスタ３内のマイクロ命令アド
レスの履歴を記１．ｑするヒストリメモリ （履歴記憶
装置）６は該メモリのエントリを指定するポインタ （
履歴アｌルスレジスタ）、７ばその値を＋ｌするポイン
タ更新回路（履歴アドレス更新手段）である。
ヒストリメモリ５は限られた数（例えば２５６）のエン
トリを繰り返し使用するので、市に最新のマイクロ命令
アドレスからそれより１つ、２つ。
トリを繰り返し使用するので、市に最新のマイクロ命令
アドレスからそれより１つ、２つ。
３つ・・・・・・と古いマイクロ命令アドレスが該エン
トリ部分だけ順次更新されて保存される。ポインクロは
次のマイクロ命令アドレスを書込む、従って以前に記憶
したマイクロ命令アドレスを消去するエントリを号イク
リソクに指示する。
トリ部分だけ順次更新されて保存される。ポインクロは
次のマイクロ命令アドレスを書込む、従って以前に記憶
したマイクロ命令アドレスを消去するエントリを号イク
リソクに指示する。
マイクロ命令アドレスレジスタ３には当初ＲＡＳ２から
の先頭アドレスが与えられるが、その後はマイクロ命令
を１ステンプ実行する毎にその値が→−１回路でインク
リメントされる。ヒストリメモリ５にはこれらのアドレ
スがナントゲート８を通して与えられる。尚、レジスタ
３の入力にはブランチアドレス（これはＣ３４が発生ず
る）などもあり、これらが図示しないセレクタを通して
与えられる。
の先頭アドレスが与えられるが、その後はマイクロ命令
を１ステンプ実行する毎にその値が→−１回路でインク
リメントされる。ヒストリメモリ５にはこれらのアドレ
スがナントゲート８を通して与えられる。尚、レジスタ
３の入力にはブランチアドレス（これはＣ３４が発生ず
る）などもあり、これらが図示しないセレクタを通して
与えられる。
本発明はマクロ命令の停止状態においてマイクロ命令が
アイドルループを構成するとき、該マイクロ命令のアド
レスのヒストリメモリ５への書込みを禁止し、それ以前
の作動状態でメモリ５に記１、ａされたマイクロ命令ア
ドレスのヒストリを更新することなくそのまま保存して
おこうとするものである。具体的には停止状態表示ビッ
ト９を設定してその１，０でゲート８を開閉制御し、且
つポインタ更新回路７の動作を規制する。即ちマイクロ
命令の実行によりマクロ命令を実行している状態を作動
状態、そしてマイクロ命令は実行されているがマクロ命
令は実行されていない状態を停止状態としたとき、作動
状態では表示ビット９を０、停止状態では該ビットを１
に設定する。表示ピント９が０の作動状態ではインバー
タＩＯの出力は１であるからオアゲート１１の出力も１
となり、ナントゲート８はレジスタ３の内容をヒストリ
メモリ５へ伝達する。ここでゲート８ばナンドゲートで
あるのでレジスタ３の内容はヒストリメモリ５に反転し
て置体まれるが、この出力の反転は格別意味はなく、単
にゲート形式に由来する。反転を望まないならゲート８
をアンｌＸゲートにすればよい。次に表示ビット９が１
の停止状態ではインバータ１０の出力がＯになり、オア
ゲー１−１１の他方の入力（後述する）が０であればゲ
ート８はヒストリメモリ５の入力をオールｌに固定する
。
アイドルループを構成するとき、該マイクロ命令のアド
レスのヒストリメモリ５への書込みを禁止し、それ以前
の作動状態でメモリ５に記１、ａされたマイクロ命令ア
ドレスのヒストリを更新することなくそのまま保存して
おこうとするものである。具体的には停止状態表示ビッ
ト９を設定してその１，０でゲート８を開閉制御し、且
つポインタ更新回路７の動作を規制する。即ちマイクロ
命令の実行によりマクロ命令を実行している状態を作動
状態、そしてマイクロ命令は実行されているがマクロ命
令は実行されていない状態を停止状態としたとき、作動
状態では表示ビット９を０、停止状態では該ビットを１
に設定する。表示ピント９が０の作動状態ではインバー
タＩＯの出力は１であるからオアゲート１１の出力も１
となり、ナントゲート８はレジスタ３の内容をヒストリ
メモリ５へ伝達する。ここでゲート８ばナンドゲートで
あるのでレジスタ３の内容はヒストリメモリ５に反転し
て置体まれるが、この出力の反転は格別意味はなく、単
にゲート形式に由来する。反転を望まないならゲート８
をアンｌＸゲートにすればよい。次に表示ビット９が１
の停止状態ではインバータ１０の出力がＯになり、オア
ゲー１−１１の他方の入力（後述する）が０であればゲ
ート８はヒストリメモリ５の入力をオールｌに固定する
。
また表示ビットが１ならポインタ更新回路７はポインタ
６を＋１ （勿論−１でもよい）することを停止し、ヒ
ストリメモリ５の書込みエントリは現状に固定される。
６を＋１ （勿論−１でもよい）することを停止し、ヒ
ストリメモリ５の書込みエントリは現状に固定される。
表示ビットが０なら、ポインタ更新回路７はポインタ６
のインクリメントを再開する。尚、ゲート８は図面」二
１箇で略記しであるが、実際にはマイクロ命令アドレス
のビット数に応じたゲート群である。
のインクリメントを再開する。尚、ゲート８は図面」二
１箇で略記しであるが、実際にはマイクロ命令アドレス
のビット数に応じたゲート群である。
オアゲート１１の他方の入力は表示ピッｌ−９の有効、
無効を決めるモードビット１２であり、このモードビッ
ト１２がＯのときのみ表示ビット９の内容が有効になる
。これは例えば試験的に停止状態におけるアイドルルー
ズのマイクロ命令アドレスのヒストリを求めたい場合等
もあるからで、この場合にはビット１２を１にしてビッ
ト９を無効にし、強制的にゲート８を開く。モードビッ
ト１２が１であると表示ビット９が１でもポインタ更新
回路７は動作を停止しない。
無効を決めるモードビット１２であり、このモードビッ
ト１２がＯのときのみ表示ビット９の内容が有効になる
。これは例えば試験的に停止状態におけるアイドルルー
ズのマイクロ命令アドレスのヒストリを求めたい場合等
もあるからで、この場合にはビット１２を１にしてビッ
ト９を無効にし、強制的にゲート８を開く。モードビッ
ト１２が１であると表示ビット９が１でもポインタ更新
回路７は動作を停止しない。
表示ビット９の設定ばＣＰＵにより行うことができる。
例えばオペレータがキーボードのストップキーを押すと
、キーボードについているザービスプロセッサ（ＳＶＰ
）はＣＰＵヘリクエストコードを出しく該コードの１つ
がストップを示す）、ＣＰＵにこれを取込ませる。アイ
ドルループなどを含めてマイクロ命令群の末尾にはリタ
ーン命令があり、この命令がでるとハードウェアが前記
リフニス１−コードを眺め、ストップなどが指示されて
いないかをヂエソクする。ストップコードはなく、スタ
ートのま−であればこのリターン命令で命令バッファ１
に次のマクロ命令を取込む。ストップがｔｉ示されてい
るとリターン命令の次ではＣ８４の特定のトラップアド
レスへジャンプが行なわれ、そし−ζ該トランプアドレ
スから所定ステップのダミーループが実行されたら、再
びリターン命令ステップで停止状態が継続しているか否
かの確認が行なわれる。１１°（続していれば再度同じ
ダミーループを走るが、キーボードでスタートキーが押
されたらリクエストコードはスタートになっているから
命令へソファ１への次のマクロ命令の取込みが行なわれ
る。
、キーボードについているザービスプロセッサ（ＳＶＰ
）はＣＰＵヘリクエストコードを出しく該コードの１つ
がストップを示す）、ＣＰＵにこれを取込ませる。アイ
ドルループなどを含めてマイクロ命令群の末尾にはリタ
ーン命令があり、この命令がでるとハードウェアが前記
リフニス１−コードを眺め、ストップなどが指示されて
いないかをヂエソクする。ストップコードはなく、スタ
ートのま−であればこのリターン命令で命令バッファ１
に次のマクロ命令を取込む。ストップがｔｉ示されてい
るとリターン命令の次ではＣ８４の特定のトラップアド
レスへジャンプが行なわれ、そし−ζ該トランプアドレ
スから所定ステップのダミーループが実行されたら、再
びリターン命令ステップで停止状態が継続しているか否
かの確認が行なわれる。１１°（続していれば再度同じ
ダミーループを走るが、キーボードでスタートキーが押
されたらリクエストコードはスタートになっているから
命令へソファ１への次のマクロ命令の取込みが行なわれ
る。
発明の効果
以上述べたように本発明によれば、マイクロプログラム
方式の情報処理装置においてマクロ命令の停止期間はマ
イクロ命令アドレスのヒストり更新を中断しておくこと
ができるので、それ以前の作動状態のヒストリを消去さ
せずに保存しておくことができる利点かある。
方式の情報処理装置においてマクロ命令の停止期間はマ
イクロ命令アドレスのヒストり更新を中断しておくこと
ができるので、それ以前の作動状態のヒストリを消去さ
せずに保存しておくことができる利点かある。
図面は本発明の一実施例を示すブロック図である。
図中、５ばマイクロ命令ヒス１−リメモリ （履歴記１
．ａ装置）、６はポインタ（履歴アドレスレジスタ）、
７はポインタ更新回路（履歴アルレス更新手段）、９は
停止状態表示ビットである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
．ａ装置）、６はポインタ（履歴アドレスレジスタ）、
７はポインタ更新回路（履歴アルレス更新手段）、９は
停止状態表示ビットである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔
Claims (1)
- 実行されたマイクロ命令のアドレスを逐次格納する履歴
記憶装置と、該履歴記憶装置に対する続出しまたは書込
みアドレスを保持する履歴アドレスレジスタと、該履歴
アドレスレジスタの内容をマイクロ命令の度に増加ある
いは減少させる履歴アドレス更新手段とを備えて１マク
ロ命令を複数のマイクロ命令に分けて実行する情報処理
装置のＨＩ歴制御方式において、マイクロ命令の実行に
よりマクロ命令を実行している作動状態とマイクロ命令
が実行されていてもマクロ命令の実行が行われない停止
状態とを区別する状態表示ビットを設け、該表示ピッＩ
・が作動状態を示している間は該履歴アドレスレジスタ
の内容を更新し、また該表示ビットが停止状態を示して
いる間は該履歴アドレスレジスタの内容更新を抑止する
ことを特徴とする履歴制御力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197326A JPS5987565A (ja) | 1982-11-10 | 1982-11-10 | 履歴制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197326A JPS5987565A (ja) | 1982-11-10 | 1982-11-10 | 履歴制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987565A true JPS5987565A (ja) | 1984-05-21 |
Family
ID=16372598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197326A Pending JPS5987565A (ja) | 1982-11-10 | 1982-11-10 | 履歴制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987565A (ja) |
-
1982
- 1982-11-10 JP JP57197326A patent/JPS5987565A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS5987565A (ja) | 履歴制御方式 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| KR920001102B1 (ko) | 정보 처리 장치 | |
| JPH08161185A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP2859048B2 (ja) | マイクロコンピュータ | |
| JPS59133655A (ja) | アドレス・ストツプ制御回路 | |
| JP2883335B2 (ja) | 情報処理装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH1031506A (ja) | 複数回書込検出可能なプログラマブルコントローラ | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS60220430A (ja) | マイクロプログラムトレ−ス回路 | |
| JPS6218933B2 (ja) | ||
| JP2020038502A (ja) | 演算処理装置、情報処理装置及び情報処理装置の制御方法 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPH02231634A (ja) | ソフトウェア互換性維持方法 | |
| JPS5932043A (ja) | マイクロプログラム・デバツグ方法 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPS628235A (ja) | 動作履歴記憶装置 |