JP2003521033A - マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム - Google Patents

マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム

Info

Publication number
JP2003521033A
JP2003521033A JP2001554158A JP2001554158A JP2003521033A JP 2003521033 A JP2003521033 A JP 2003521033A JP 2001554158 A JP2001554158 A JP 2001554158A JP 2001554158 A JP2001554158 A JP 2001554158A JP 2003521033 A JP2003521033 A JP 2003521033A
Authority
JP
Japan
Prior art keywords
unit
bus
signal
line
data value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001554158A
Other languages
English (en)
Inventor
オリヴァー クニッフラー，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003521033A publication Critical patent/JP2003521033A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2123—Dummy operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 本発明は、中央制御および処理ユニット（１）、バス状態ライン（２１）およびデータ／アドレスライン（２２）を有するバス（２）を含み、バス（２）に接続されたユニット（３、４、５）を含むマイクロプロセッサシステムに関する。制御および処理ユニット（１）によってユニット（３、４、５）がどれも作動させられない場合、ランダムデータ値（１２）がデータ／アドレスライン（２２）に転送される。これにより、マイクロプロセッサシステムの電流のプロフィールが、バス（２）を介して転送されるべき有用な情報に関して隠されることが可能になる。

Description

【発明の詳細な説明】
【０００１】 本発明は、第１のユニットおよびさらなるユニットと、ユニットを互いに接続
させ、状態信号に関するラインおよびさらなるバス信号に関するラインを有する
バスと、第１のユニットからさらなるユニットへのアクセスを制御するバス制御
ユニットとを有するマイクロプロセッサ構成を動作する方法に関する。さらに、
本発明は、この方法を実行することに適しているマイクロプロセッサ構成に関す
る。
【０００２】 マイクロプロセッサ構成は、中央処理ユニットおよび制御ユニット（ＣＰＵ）
以外に、信号入力および信号出力に関する、単一のチップ上に一体化される、メ
モリまたは周辺ユニットなどのさらなるユニット（いわゆる、マイクロコントロ
ーラ）を含む。このようなマイクロコントローラは、安全性に関するシステム（
例えば、スマートカード）において使用され得る。この場合、マイクロコントロ
ーラは、特に、読み出しデバイスとスマートカードとの間のデータトラフィック
を暗号化して、アクセス許可をチェックし、他の秘密動作を実行する機能を果た
す。
【０００３】 マイクロコントローラによって消費される電流の時間的な列（ｚｅｉｔｌｉｃ
ｈｅ Ａｂｌａｕｆ）を使用して、マイクロコントローラの機能が密かに発見さ
れ得ることは公知である。例えば、トリガポイントが電流プロフィールから取得
されて、その次の測定が正確なタイミング方式で制御され得る。あるいは、プロ
セッサにおいて使用される特定のタイプの計算および暗号化／復号化アルゴリズ
ムに関して結論を出すことが可能である。あるいは、処理された有用な情報の一
部分を決定することさえも可能である。バスアクセスは、特に、特徴的な電流プ
ロフィールを生成する。なぜならば、バスアクセスが、所定の信号プロトコルに
よって先へ進み、スイッチング動作が、駆動されるべき高い容量性の負荷が起因
して、明確な電流プロフィールをもたらすからである。安全性に関して重要な用
途における従来のマイクロコントローラの用途は、従って、問題がある。
【０００４】 本発明の目的は、監視不要の（ａｂｏｒｓｉｃｈｅｒ）マイクロプロセッサ構
成を動作する方法を特定することである。
【０００５】 さらなる目的は、この方法を実行することに適しているマイクロプロセッサ構
成を特定することである。
【０００６】 本発明によると、本方法に関する目的は、第１のユニットおよびさらなるユニ
ットと、第１のユニットをさらなるユニットに接続させ、バスの動作状態を特定
する状態信号に関するラインと、データ値を特定するさらなるバス信号に関する
ラインとを含むバスと、バスを介して第１のユニットからさらなるユニットへの
アクセスを制御するためのバス制御ユニットとを有するマイクロプロセッサ構成
を動作する方法によって達成される。この方法において、バス制御ユニットが、
第１のユニットからさらなるユニットにアクセスが行われていないという状態信
号に関してラインを介して通知する場合、データ値が、ランダムに制御された方
法で生成され、さらなるバス信号に関するラインに適用される。
【０００７】 本発明による方法を実行するためのマイクロプロセッサ構成は、第１のユニッ
トおよびさらなるユニットと、第１のユニットをさらなるユニットに接続させ、
バスの動作状態を特定する状態信号に関するラインおよびデータ値を特定するさ
らなるバス信号に関するラインとを含むバスと、バスを介して第１のユニットか
らさらなるユニットへのアクセスを制御するためのバス制御ユニットを含む。状
態信号が、第１のユニットからさらなるユニットにアクセスが行われていないこ
とを示す場合、さらなるバス信号に関するラインに接続され得るランダム数生成
器。
【０００８】 バス状態信号は、中央処理ユニットおよび制御ユニット（ＣＰＵ）によって現
在使用されているバスに関するタスクを示す。バスが実際に、考慮されるクロッ
クセクションにおいてアイドル状態にある場合、バスデータライン上に有効な信
号は存在しない。本発明によると、ランダムに制御された方法で生成された信号
が、次いで、バスのデータラインを介して転送される。これにより、電流プロフ
ィールがランダムに変えられる。電流プロフィールは、従って、バスを介して転
送される有用な情報に関してマスクされて、その結果、電流プロフィールの統計
的な評価に基づく、有用な情報に関する結論は、より著しく困難になるかまたは
不可能にさえなる。
【０００９】 バスプロトコルによって、バス状態信号が、１クロックサイクル先のバスライ
ンの状態を特定することが規定され得る。バス状態信号は、同じクロックサイク
ル内の残りのバスラインの状態を特定することも可能である。
【００１０】 ＣＰＵによって駆動され得るユニットは、アドレスを割り当てる。ＣＰＵが、
メモリまたは周辺ユニットに割り当てられたアドレスをバス制御ユニットによっ
て出力する場合、これは、その中に含まれるメモリおよびメモリセルあるいは対
応する周辺ユニットが、バスからデータを受信するまたはバス上にデータを出力
するために起動されることを意味する。本発明の場合、ＣＰＵがバスに接続され
たユニットにアクセスしない場合、それにも関わらず、アドレスはバス上に出力
される。しかし、このアドレスは、バスに接続されたユニットに割り当てられた
アドレスではなく、むしろ、任意の他のアドレスである。この結果、接続された
ユニットはどれも起動されない。しかし、それにも関わらず、この任意のアドレ
スはバスを介して転送され、対応する電流プロフィールが生成される。このアド
レスは、ランダムに制御された方法で生成される。電流プロフィールは、従って
、ランダムに変えられる。この場合、ランダム数が、バスに接続されたユニット
の有効なアドレスに対応しないことを確認する必要がある。
【００１１】 この方法によってバス上に出力されるデータ値は、バス状態信号のそれぞれの
状態を介して、アドレスの重みを得る。バス状態信号はさらに、バスのデータラ
インにおいて、アドレスが出力されるか、または、データ項目がアドレス指定さ
れたユニットに出力（書き込み）されるか、または、データ項目がアドレス指定
されたユニットから受信（読み出し）されることを示す。同じバスの信号ライン
は、アドレスおよびデータを読み出すまたは書き込むために使用され得る。これ
は、多重データ／アドレスバスと呼ばれる。用語データ値は、一般的に理解され
るべきであり、アドレスあるいは現在処理されているデータまたはプログラム命
令などを表すデータ値を含む。一旦、バス状態信号が、アイドル状態が存在する
ことを示すと、その次のクロックサイクルにおいてランダム値が転送される。バ
スに接続されたユニットが存在しないアドレスが転送される場合、その次の動作
クロックサイクルにおいて、ランダム値は、有効なアドレスによって既存のユニ
ットが再びアドレス指定されるまで転送される。従来のマイクロプロセッサの場
合、任意の接続されたユニットに割り当てられないアドレスは、プログラミング
エラーを表す。本発明の場合は、対照的に、このようなランダムに制御されたア
ドレスの転送は、存在しない宛先へのアクセスが、他の場合には使用されないバ
スサイクルをマスクするために実行されると理解されるべきである。
【００１２】 マイクロプロセッサ構成のバスは、さらに、バスに接続されたさらなるユニッ
トに送られるイネーブル信号に関するラインを含み得る。イネーブル信号は、バ
スを介してアクセスが行われることをこれらのユニットに通知する。イネーブル
ラインもまた、便宜上、バス状態信号によって通知されるアイドル状態の後、ラ
イン値によって駆動される。
【００１３】 本発明は、図面に示される例示的な実施形態を用いて、下記により詳細に説明
される。
【００１４】 図１に示されるマイクコントローラは、内部動作の列（特に、バス２へのアク
セス）を制御する中央制御および処理ユニット（ＣＰＵ）１を含む。このため、
ＣＰＵ１は、バス制御ユニット１１を含む。バス自体は、バス状態を特定する少
なくとも１つの信号ライン２１と、接続されたユニットのアドレスおよびデータ
値の両方を連続的に転送させる多数のライン（いわゆる、多重データ／アドレス
バス）２２とを含む。バス２にメモリ３が接続され、このメモリ３において、処
理されるべきデータ値および／またはプログラム命令が格納される。さらに、第
１の周辺ユニット４が提供され、第２の周辺ユニット５も提供され、これらを介
して、チップ外部で接続された機能ユニットとデータが交換される。マイクロコ
ントローラは、例えば、スマートカードにおいて使用されて、読み出しデバイス
と通信する。バスに接続されるユニット３、４、５のそれぞれは、バスインタフ
ェース３１、４１、および５１をそれぞれ有する。バス制御ユニット１１および
インタフェース３１、４１、５１は、マスタースレーブ依存によって協動する。
【００１５】 バス２がアイドル状態にある場合、すなわち、接続されたユニット３、４、５
がどれも、アクセスのためにＣＰＵ１によって起動されない場合、バス制御ユニ
ット１は、ランダムに制御された方法で生成されたデータ値の列をデータライン
２２上に出力する。マルチプレクサ１３を介してバスのデータライン２２に接続
されたランダム数生成器１２は、ランダムデータ値を生成する機能を果たす。ユ
ニット３、４、５のうちの１つが、ＣＰＵ１によってアドレス指定される場合、
マルチプレクサ１３は、転送または受信されたデータをＣＰＵ１のさらなるユニ
ットに転送する他のターミナル１４に切り替える。
【００１６】 ライン２１上で転送されるバス状態信号ＢＳが、データ／アドレスライン２２
上で転送されるデータ値Ｂと共に図２に示される。バスは、クロックサイクルの
ように動作されて、その結果、信号状態のそれぞれは、クロック信号ＣＬＫの１
クロック期間の間有効である。バス状態信号ＢＳは、アイドル状態に関して状態
ＩＤＬＥ、アドレスの転送に関する状態ＡＤＲ、データ項目がＣＰＵ１からユニ
ット３、４、５のうちの１つに転送される書き込み動作に関する状態ＷＲ、デー
タ値がユニット３、４、５のうちの１つから読み出されＣＰＵ１に転送される読
み出し動作に関する状態ＲＤを想定し得る。バスは、第１のクロックサイクルに
おける信号ＢＳの状態が、その次のクロックサイクルにおけるデータ／アドレス
ラインＢのデータ値によって想定される状態を特定するような方法で制御される
。これは、アドレス／データライン２２を介して転送されるデータ値が、１クロ
ックサイクル前に直接転送されたバス状態信号ＢＳの状態に対応することを意味
する。
【００１７】 第１の３クロックサイクル３１は、メモリ３への書き込みアクセスの場合の信
号の列を示す。バスは、第１のクロックサイクルにおいてアイドル状態にあり、
バス状態信号ＢＳは、信号値ＩＤＬＥを想定する。その次の動作クロックサイク
ルにおいて、ランダム数生成器１２によってランダムに制御された方法で生成さ
れたデータ値ＲＮＧが、データ／アドレスライン２２を介して転送される。その
次のクロックサイクルにおいて、バスマスター１１からのバス状態信号ＢＳは、
アドレス転送のために状態ＡＤＲに切り替えられる。これは、バスのデータ／ア
ドレス信号ライン２２に関して、メモリ３内に含まれるメモリセルの有効なアド
レスＭＥＭが転送されることを意味する。その後、バス状態信号ＢＳは、書き込
み動作ＷＲを通知する。バスライン２２は、次いで、以前にクロックサイクル内
で特定されたアドレスＭＥＭと共に、メモリセルにおいてメモリ３内に格納され
るべきデータ値ＤＡＴＡを保有する。
【００１８】 その後、ＣＰＵ１は、５クロックサイクルの間、ユニット３、４、または５の
どれにもアクセスしない。この点において、第１に、バス状態信号ＢＳに関して
１クロックサイクルの間に状態ＩＤＬＥが転送される。そのすぐ後のクロックサ
イクルにおいて、ランダムデータ値ＲＮＧがバスのデータ／アドレスライン２２
上に出力される。バス状態信号ＢＳは、引き続いて、状態ＡＤＲによってアドレ
スの転送を通知する。ユニット３、４、および５のアドレス空間内のアドレスの
どれにも対応しないデータ値ＮＯＮが、次いで、データ／アドレスライン２２上
に転送される。データ値ＮＯＮは、ランダム数生成器１２において、ランダムに
制御された方法で生成される。プログラミングの観点から、これは、ユニットが
実際のハードウェアには存在しないアドレスＮＯＮによってアドレス指定される
ことを意味する。バス状態信号ＢＳは、引き続いて、信号状態ＲＤ、ＷＲ、およ
びＲＤを想定する。ランダム数生成器１２によって生成されたランダム値ＲＮＧ
は、アドレス／データ信号ライン２２の関連するクロックセクションにおいて転
送される。実際、アドレス／データ信号ライン上のランダム数の値の転送の例と
して示す３クロックセクションよりはるかに多いクロックセクションが存在し得
る。
【００１９】 その後、バス状態信号ＢＳは、再び、アイドル状態ＩＤＬＥに切り替えられ、
ランダム値ＲＮＧがアドレス／データライン上に転送される。その後、アドレス
Ｐ１によって書き込みアクセスが周辺ユニット４に行われ、アドアレスＰ２によ
って読み出しアクセスが周辺ユニット５に行われる。
【００２０】 本発明において、ＣＰＵ１によって、接続された周辺ユニット３、４、または
５のどれにもアクセスがリクエストされない場合、ランダムデータ値が、バス２
のデータ／アドレスライン２２上に出力される。これは、バス状態信号ＢＳが、
アイドル状態が存在すること（ＩＤＬＥ）を示す場合、または、ユニットが、接
続されたユニットに割り当てられていないアドレスによってアドレス指定されて
、バス信号状態ＷＲまたはＲＤの間に、ランダムに制御された方法で生成された
データ値をバス上に出力する場合である。マイクロコントローラの電流プロフィ
ールは、この方法でマスクされる。
【図面の簡単な説明】
【図１】 図１は、本発明に関連するマイクロプロセッサの素子を有するブロック図を示
す。
【図２】 図２は、信号タイミング図を示す。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 マイクロプロセッサ構成を動作する方法であって、 第１のユニット（１）およびさらなるユニット（３、４、５）と、 該第１のユニット（１）を該さらなるユニット（３、４、５）に接続させ、バ
    ス（２）の動作状態を特定する状態信号（ＢＳ）に関するライン（２１）および
    データ値を特定するさらなるバス信号（Ｂ）に関するライン（２２）を含むバス
    （２）と、 該バス（２）を介して該第１のユニット（１）から該さらなるユニット（３、
    ４、５）へのアクセスを制御するバス制御ユニット（１１）と、 を含み、 該バス制御ユニット（１１）が、該第１のユニット（１）から該さらなるユニ
    ット（３、４、５）にアクセスが行われていないという該状態信号（ＢＳ）に関
    して該ライン（２）を介して通知する場合、データ値（ＲＮＧ）が、ランダムに
    制御された方法で生成され、該さらなるバス信号（Ｂ）に関する該ライン（２２
    ）に適用される、マイクロプロセッサ構成を動作する方法。
  2. 【請求項２】 前記バス制御ユニット（１１）が、前記状態信号（ＢＳ）お
    よび前記データ値（Ｂ）をクロックサイクル（ＣＬＫ）のように生成し、第１の
    クロックサイクルにおいて、前記第１のユニット（１）から前記さらなるユニッ
    ト（３、４、５）にアクセスが行われていないことが通知される場合、その次の
    クロックサイクルにおいて、ランダムに制御された方法で生成される該データ値
    が生成され、前記さらなるバス信号（Ｂ）に関する前記ライン（２２）に適用さ
    れることを特徴とする、請求項１に記載の方法。
  3. 【請求項３】 前記マイクロプロセッサ構成の前記さらなるユニット（３）
    がアドレスを割り当てられ、これにより、該さらなるユニット（３）が、前記第
    １のユニット（１）によってアクセスされ得、該第１のユニットから該さらなる
    ユニットにアクセスが行われていないことが通知される第１のクロックサイクル
    の後の前記次のクロックサイクルにおいて、該さらなるユニットに割り当てられ
    たアドレスと異なるアドレス（ＮＯＮ、ＲＮＧ）が、前記さらなるバス信号（Ｂ
    ）に関する前記ライン（２２）に適用されることを特徴とする、請求項２に記載
    の方法。
  4. 【請求項４】 前記次のクロックサイクルのさらに次のクロックサイクルに
    おいて、前記バス（２）を介して読み出しまたは書き込みアクセスが実行される
    ことを特徴とする、請求項３に記載の方法。
  5. 【請求項５】 前記状態信号（ＢＳ）が、読み出しアクセス（ＲＤ）および
    書き込みアクセス（ＷＲ）に関する信号状態を含み、該信号状態の１つが、該状
    態信号（ＢＳ）に関する前記ライン（２１）上に適用され、ランダムに制御され
    た方法で生成されたデータ値（ＲＮＧ）が、前記さらなるバス信号（Ｂ）に関す
    る前記ライン（２２）に割り当てられた方法で適用されることを特徴とする、請
    求項４に記載の方法。
  6. 【請求項６】 前記マイクロプロセッサ構成の前記バス（２）が、前記さら
    なるユニットのイネーブル信号に関するラインを含み、前記バス制御ユニットが
    、前記第１のユニットから該さらなるユニットにアクセスが行われていないこと
    を、該ラインを介して前記状態信号に通知する場合、ランダムに制御された方法
    で生成された信号が、該イネーブル信号に関する該ラインに適用されることを特
    徴とする、請求項５に記載の方法。
  7. 【請求項７】 請求項１から６のいずれかに記載の方法を実行するマイクロ
    プロセッサ構成であって、 第１のユニット（１）およびさらなるユニット（３、４、５）と、 該第１のユニット（１）を該さらなるユニット（３、４、５）に接続させ、バ
    ス（２）の動作状態を特定する状態信号（ＢＳ）に関するライン（２１）および
    データ値を特定するさらなるバス信号（Ｂ）に関するライン（２２）を含むバス
    （２）と、 該バス（２）を介して該第１のユニット（１）から該さらなるユニット（３、
    ４、５）へのアクセスを制御するバス制御ユニット（１１）と、 該状態信号（ＢＳ）が、該第１のユニット（１）から該さらなるユニット（３
    、４、５）にアクセスが行われていないことを示す場合、該さらなるバス信号（
    Ｂ）に関する該ライン（２２）に接続され得るランダム数生成器（１２）と、 を含む、マイクロプロセッサ構成。
  8. 【請求項８】 前記第１のユニット（１）が、マイクロプロセッサの処理お
    よび制御ユニットであり、前記さらなるユニットが、該マイクロプロセッサに信
    号を入力し該マイクロプロセッサから信号を出力する該マイクロプロセッサの周
    辺ユニット（４、５）であるか、または、メモリ（３）であることを特徴とする
    、請求項７に記載のマイクロプロセッサ構成。
JP2001554158A 2000-01-19 2001-01-16 マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム Withdrawn JP2003521033A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00100994.3 2000-01-19
EP00100994.3A EP1118924B1 (de) 2000-01-19 2000-01-19 Verfahren zum betrieb einer mikroprozessoranordnung und mikroprozessoranordnung
PCT/DE2001/000155 WO2001053930A2 (de) 2000-01-19 2001-01-16 Verfahren zum betrieb einer mikroprozessoranordnung und mikroprozessoranordnung

Publications (1)

Publication Number Publication Date
JP2003521033A true JP2003521033A (ja) 2003-07-08

Family

ID=8167658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001554158A Withdrawn JP2003521033A (ja) 2000-01-19 2001-01-16 マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム

Country Status (5)

Country Link
US (1) US7020730B2 (ja)
EP (1) EP1118924B1 (ja)
JP (1) JP2003521033A (ja)
CN (1) CN1249549C (ja)
WO (1) WO2001053930A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
DE50014462D1 (de) 2000-05-22 2007-08-16 Infineon Technologies Ag Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren
US6515304B1 (en) * 2000-06-23 2003-02-04 International Business Machines Corporation Device for defeating reverse engineering of integrated circuits by optical means
US6798567B2 (en) * 2002-03-07 2004-09-28 Lucent Technologies Inc. Method and apparatus for controlling power transients in an optical communication system
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201847A (nl) * 1982-05-06 1983-12-01 Philips Nv Inrichting voor het beschermen tegen onbevoegd uitlezen van in een geheugen te memoriseren programmawoorden.
US5341423A (en) * 1987-02-06 1994-08-23 General Electric Company Masked data transmission system
US5297201A (en) * 1992-10-13 1994-03-22 J.D. Technologies, Inc. System for preventing remote detection of computer data from tempest signal emissions
US5754647A (en) * 1996-03-27 1998-05-19 United Microelectronics Corporation Software protection apparatus and the method of protection utilizing read-write memory means having inconsistent input and output data
WO1999063696A1 (en) * 1998-06-03 1999-12-09 Cryptography Research, Inc. Using unpredictable information to minimize leakage from smartcards and other cryptosystems
US6401208B2 (en) * 1998-07-17 2002-06-04 Intel Corporation Method for BIOS authentication prior to BIOS execution
US6385727B1 (en) * 1998-09-25 2002-05-07 Hughes Electronics Corporation Apparatus for providing a secure processing environment
FR2789535B1 (fr) * 1999-02-04 2001-09-28 Bull Cp8 Procede de securisation d'un ensemble electronique de cryptographie a cle secrete contre les attaques par analyse physique
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
US6633981B1 (en) * 1999-06-18 2003-10-14 Intel Corporation Electronic system and method for controlling access through user authentication
US6295606B1 (en) * 1999-07-26 2001-09-25 Motorola, Inc. Method and apparatus for preventing information leakage attacks on a microelectronic assembly
US6625737B1 (en) * 2000-09-20 2003-09-23 Mips Technologies Inc. System for prediction and control of power consumption in digital system

Also Published As

Publication number Publication date
EP1118924B1 (de) 2016-07-20
US7020730B2 (en) 2006-03-28
CN1395700A (zh) 2003-02-05
EP1118924A1 (de) 2001-07-25
CN1249549C (zh) 2006-04-05
US20030005206A1 (en) 2003-01-02
WO2001053930A3 (de) 2001-12-06
WO2001053930A2 (de) 2001-07-26

Similar Documents

Publication Publication Date Title
CN1864140B (zh) 用于具有多个处理器和一个存储器系统的系统的存储器接口
JPH11509950A (ja) Ｎ本未満のｉ／ｏピンを伴うｎビットのデータバス幅をもつマイクロコントローラ及びそのための方法
US6944649B1 (en) Electronic control unit having single non-volatile memory for multiple central processing units and data retrieval method
JP2003521033A (ja) マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム
JP2007052717A (ja) データ転送装置およびデータ転送方法
US6550015B1 (en) Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
CN101169767B (zh) 访问控制设备及访问控制方法
JP4477805B2 (ja) 情報処理装置
JP4116805B2 (ja) 内部バス試験装置及び内部バス試験方法
JP2009129402A (ja) Ｉｃカード用半導体装置、ｉｃカード、及びｉｃカード用端末装置
JP2007310760A (ja) 記憶装置
US7237099B2 (en) Multiprocessor system having a plurality of control programs stored in a continuous range of addresses of a common memory and having identification registers each corresponding to a processor and containing data used in deriving a starting address of a CPU-linked interrupt handler program to be executed by the corresponding processor
JP2000099452A (ja) Ｄｍａ制御装置
KR100218383B1 (ko) 피엘씨의 멀티 씨피유 모듈 시스템
JPH10198524A (ja) ハードディスク制御装置
JPH0962610A (ja) Ｄｍａコントローラ
JP2739783B2 (ja) パッケージ間データ転送方式
KR19990062330A (ko) 멀티-프로세서 시스템의 인터럽트 제어장치
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
JPS6162158A (ja) デ−タ授受システム
JPH0240760A (ja) 情報処理装置
JPH1011405A (ja) メモリアクセス競合制御システム
CN114691013A (zh) Ddr中寄存器配置参数的处理装置、方法及设备
JP2003099386A (ja) 共有バスシステム
JPH05120207A (ja) デ−タ転送方式

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040527