CN114691013A - Ddr中寄存器配置参数的处理装置、方法及设备 - Google Patents

Ddr中寄存器配置参数的处理装置、方法及设备 Download PDF

Info

Publication number
CN114691013A
CN114691013A CN202011587748.8A CN202011587748A CN114691013A CN 114691013 A CN114691013 A CN 114691013A CN 202011587748 A CN202011587748 A CN 202011587748A CN 114691013 A CN114691013 A CN 114691013A
Authority
CN
China
Prior art keywords
ddr
register
register configuration
control unit
configuration parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011587748.8A
Other languages
English (en)
Inventor
李燕青
吴国锋
李祥军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chen Core Technology Co ltd
Chenxin Technology Co ltd
Original Assignee
Chen Core Technology Co ltd
Chenxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chen Core Technology Co ltd, Chenxin Technology Co ltd filed Critical Chen Core Technology Co ltd
Priority to CN202011587748.8A priority Critical patent/CN114691013A/zh
Publication of CN114691013A publication Critical patent/CN114691013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明实施例公开了一种DDR中寄存器配置参数的处理装置、方法及设备。该装置包括：CPU、硬件控制单元和DDR；其中，所述CPU，通过总线与所述硬件控制单元相连，用于在确定DDR需要进入或退出低功耗模式时，向所述硬件控制单元发送目标控制指令；所述硬件控制单元，通过总线与所述DDR相连，用于根据所述目标控制指令对所述DDR中寄存器配置参数进行存储或恢复。上述技术方案在DDR进入或退出低功耗模式时减轻了CPU负载，提高了系统响应速度并减少了延时。

Description

DDR中寄存器配置参数的处理装置、方法及设备
技术领域
本发明实施例涉及通信技术领域，尤其涉及一种DDR中寄存器配置参数的处理装置、方法及设备。
背景技术
DDR(即DDR SDRAM，Double Data Rate Synchronous Dynamic Random AccessMemory，双倍数据速率同步动态随机存储器)连接系统CPU(Central Processing Unit/Processor，中央处理器)可以保存整个系统的数据。
目前，当DDR进入或退出低功耗模式(例如可以是IO Retention模式)时，需要通过软件控制实现寄存器配置参数的保存和恢复，下述以IO Retention模式为例进行解释说明。在系统断电前，DDR进入IO Retention模式时的流程如附图1a所示，此时CPU读取并保存DDR中各寄存器配置参数，具体流程为：在系统断电前，阻断AXI(Advanced eXtensibleInterface，高级可扩展接口)，存储DDR中的寄存器配置参数以及PHY(物理端口)的训练数据(如计算机当前的配置参数、时序参数等)，并分别设置SDRAM进入自刷新模式、设置PHY为低功耗状态以及IO(Input and Output，输入和输出)端口的复位信号为0；在系统上电后，DDR退出IO Retention模式时的流程如附图1b所示，此时CPU向DDR中重新写入存储的各寄存器配置参数，恢复DDR断电前的状态，具体的：在系统上电后，重置系统中的控制器及PHY，将存储于CPU中的寄存器配置参数以及PHY的训练数据重新写回DDR中对应的寄存器中，并将PHY切换回工作状态，将SDRAM退出自刷新模式，恢复AXI至使能状态。
但是，在DDR进入或退出IO Retention模式时，需要占用较多的CPU资源，导致系统的响应速度变慢，使DDR进入或退出IO Retention模式需要消耗更多的时间。因此，如何在DDR进入或退出IO Retention模式时减轻CPU负载，提高系统响应速度，减少延时是亟待解决的问题。
发明内容
本发明实施例提供一种寄存器参数读写方法、装置及设备，以在DDR进入或退出IORetention模式时减轻CPU负载，提高系统响应速度，减少延时。
第一方面，本发明实施例提供了一种DDR中寄存器配置参数的处理装置，包括：CPU、硬件控制单元和DDR；其中，
所述CPU，通过总线与所述硬件控制单元相连，用于在确定DDR需要进入或退出低功耗模式时，向所述硬件控制单元发送目标控制指令；
所述硬件控制单元，通过总线与所述DDR相连，用于根据所述目标控制指令对所述DDR中寄存器配置参数进行存储或恢复。
第二方面，本发明实施例还提供了一种DDR中寄存器配置参数的处理方法，应用于本发明任意实施例所述的DDR中寄存器配置参数的处理装置中，包括：
通过CPU在确定DDR需要进入或退出低功耗模式时，向硬件控制单元发送目标控制指令；
通过所述硬件控制单元，根据所述目标控制指令对DDR中寄存器配置参数进行存储或恢复。
第三方面，本发明实施例还提供了一种电子设备，包括本发明任意实施例所述的DDR中寄存器配置参数的处理装置。
本发明实施例提供的技术方案中，CPU在确定DDR需要进入或退出低功耗模式时向硬件控制单元发送目标控制指令，硬件控制单元根据目标控制指令对DDR中寄存器配置参数进行存储或恢复，也即通过硬件控制单元代替CPU实现对DDR中寄存器配置参数进行存储或恢复，进而在DDR进入或退出IO Retention模式时减轻了CPU负载，提高了系统响应速度，减少了系统延时。
附图说明
图1a是现有技术中的DDR进入IO Retention模式时的流程示意图；
图1b是现有技术中的DDR退出IO Retention模式时的流程示意图；
图2是本发明实施例一中的一种DDR中寄存器配置参数的处理装置的结构示意图；
图3a是本发明实施例二中的一种硬件控制单元的结构示意图；
图3b是本发明实施例二中的一种DDR进入IO Retention模式时寄存器配置参数的处理方式的示意图；
图3c是本发明实施例二中的一种DDR退出IO Retention模式时寄存器配置参数的处理方式的示意图；
图4是本发明实施例三中的一种DDR中寄存器配置参数的处理方法的流程示意图；
图5是本发明实施例四中的一种电子设备的硬件结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图2是本发明实施例一提供的一种DDR中寄存器配置参数的处理装置的结构示意图，本发明实施例可适用于提高DDR进入或退出低功耗模式(如IO Retention模式)时的自动化程度的情况，一般可集成在电子设备中。
如图2所示，该DDR中寄存器配置参数的处理装置具体包括：CPU 110、硬件控制单元120和DDR 130。其中，
CPU 110，通过总线与硬件控制单元120相连，用于在确定DDR 130需要进入或退出低功耗模式时，向硬件控制单元120发送目标控制指令。
硬件控制单元120，通过总线与DDR 130相连，用于根据目标控制指令对DDR 130中寄存器配置参数进行存储或恢复。
总线，指的是计算机各种功能部件之间传送数据信息的公共通信干线。在本实施例中，CPU 110、硬件控制单元120和DDR 130通过总线相互连接并传送数据信息，CPU 110通过总线与硬件控制单元120相连，硬件控制单元120通过总线与DDR 130相连。
低功耗模式，指的是在工作电压下降的情况下，系统或芯片中的功能单元所对应的工作状态。在系统或芯片掉电前，DDR 130进入低功耗模式，在系统或芯片重新上电后，DDR 130退出低功耗模式，其中，低功耗模式例如可以是IO Retention模式，下述以IORetention模式为例进行解释说明。在DDR 130进入IO Retention模式时，需要存储DDR 130中的寄存器配置参数，在DDR 130退出IO Retention模式时，需要将存储的寄存器配置参数写回DDR 130，恢复掉电前的DDR 130状态。
在本实施例中，寄存器配置参数可以指的是与寄存器本身相关的配置参数和/或PHY的训练数据。
目标控制指令，指的是CPU 110在DDR 130需要进入或退出低功耗模式时向硬件控制单元120发送的指令，用于指示硬件控制单元120对DDR 130中的寄存器配置参数进行存储或恢复。
当DDR 130需要进入或退出低功耗模式时，CPU 110通过总线向硬件控制单元120发送目标控制指令，在硬件控制单元120接收到目标控制指令后，可以向CPU 110发送目标控制请求以请求获得DDR 130的总线访问权，当硬件控制单元120接收到CPU 110反馈的目标控制响应后获得控制访问DDR 130中寄存器的权限，即硬件控制单元120取代了CPU 110，此时由硬件控制单元120负责存储或恢复DDR 130中寄存器配置参数的全过程。
当DDR 130需要进入低功耗模式时，硬件控制单元120在接收到CPU 110发送的目标控制指令后，根据目标控制指令存储DDR 130中的寄存器配置参数；当DDR 130需要退出低功耗模式时，硬件控制单元120在接收到CPU 110发送的目标控制指令后，根据目标控制指令恢复DDR 130中的寄存器配置参数。
在一种可选的实施方式中，硬件控制单元120可以基于AXI从接口与CPU 110通过总线相连，基于AXI主接口与DDR 130通过总线相连。
其中，AXI是一种总线协议，用于描述主设备(Master)和从设备(Slave)之间的数据传输方式。在本实施例中，通过AXI从接口将硬件控制单元120与CPU 110通过总线相连，使硬件控制单元120与CPU 110之间能够进行数据交互；通过AXI主接口将硬件控制单元120与DDR 130通过总线相连，使硬件控制单元120与DDR 130之间能够进行数据交互。
本发明实施例提供的一种DDR中寄存器配置参数的处理装置，CPU在确定DDR需要进入或退出低功耗模式时向硬件控制单元发送目标控制指令，硬件控制单元根据目标控制指令对DDR中寄存器配置参数进行存储或恢复，也即通过硬件控制单元代替CPU实现对DDR中寄存器配置参数进行存储或恢复，进而在DDR进入或退出低功耗模式(例如IO Retention模式)时减轻了CPU负载，提高了系统响应速度并减少了延时。本发明实施例可应用于车载通信技术领域，也可应用于对安全性要求较高的通信场景中。
实施例二
图3a是本发明实施例二提供的一种硬件控制单元120的结构示意图。本实施例在上述实施例的基础上进行具体化。
在一种可选的实施方式中，如图3a所示，硬件控制单元120可以包括：逻辑控制子单元121；逻辑控制子单元121，用于在目标控制指令指示DDR 130需要进入低功耗模式时，向DDR 130发送数据读取控制信号，并将DDR 130反馈的寄存器配置参数进行存储；以及，用于在目标控制指令指示DDR 130需要退出低功耗模式时，向DDR 130发送数据写入控制信号，以将存储的寄存器配置参数写入DDR 130中寄存器。
逻辑控制子单元121，是硬件控制单元120中的主控部分，逻辑控制子单元121可以实现按照控制逻辑和时序要求处理DDR 130中寄存器配置参数的功能。在本实施例中，逻辑控制子单元121可以向DDR 130发出数据读取控制信号和数据写入控制信号，控制DDR 130对寄存器配置参数执行存储或恢复的操作。
数据读取控制信号，指的是逻辑控制子单元121读取DDR 130中寄存器配置参数的指令。
数据写入控制信号，指的是逻辑控制子单元121向DDR 130中写入寄存器配置参数的指令。
当CPU 110发送的目标控制指令指示DDR 130需要进入低功耗模式时，硬件控制单元120获得控制访问DDR 130中寄存器的权限，此时硬件控制单元120中的逻辑控制子单元121向DDR 130发送数据读取控制信号，DDR 130在接收到数据读取控制信号后可以反馈给逻辑控制子单元121对应的数据读取响应信号，并将DDR 130反馈的寄存器配置参数存储至指定位置，例如存储至硬件控制单元120中的内部存储器中，其中，数据读取响应信号中可以包括DDR 130中待存储的寄存器配置参数；当CPU 110发送的目标控制指令指示DDR 130需要进入低功耗模式时，此时逻辑控制子单元121向DDR 130发送数据写入控制信号，DDR130在接收到数据写入控制信号后，将存储于指定位置的寄存器配置参数重新写回DDR 130中寄存器，在寄存器配置参数写入完成后，DDR 130可以向逻辑控制子单元121反馈对应的数据写入响应信号，其中，数据写入响应信号用于向逻辑控制子单元121指示DDR 130中的对应的寄存器配置参数写入完成。
在另一种可选的实施方式中，如图3a所示，硬件控制单元120可以包括：随机存取存储器124；随机存取存储器124，与逻辑控制子单元121相连，用于存储DDR 130中寄存器配置参数；
逻辑控制子单元121，具体用于在目标控制指令指示DDR 130需要进入低功耗模式时，向DDR 130发送数据读取控制信号，并将DDR 130反馈的寄存器配置参数存储至随机存取存储器124中；以及，具体用于在目标控制指令指示DDR 130需要退出低功耗模式时，向DDR 130发送数据写入控制信号，以将随机存取存储器124中存储的寄存器配置参数写入DDR 130中寄存器。
随机存取存储器(Random Access Memory，RAM)124，指的是硬件控制单元120中用于缓存并中转DDR 130中各寄存器配置参数的内部存储器。
在目标控制指令指示DDR 130需要进入低功耗模式时，硬件控制单元120中的逻辑控制子单元121向DDR 130发送数据读取控制信号，并在随机存取存储器124中存储DDR 130反馈的寄存器配置参数；在目标控制指令指示DDR 130需要退出低功耗模式时，硬件控制单元120中的逻辑控制子单元121向DDR 130发送数据写入控制信号，并将随机存取存储器124中存储的寄存器配置参数写入DDR 130中寄存器。
进一步的，逻辑控制子单元121，具体用于在目标控制指令指示DDR 130需要进入低功耗模式时，查询寄存器配置参数存储使能标识；若寄存器配置参数存储使能标识指示使能状态，则向DDR 130发送数据读取控制信号，并将DDR 130反馈的寄存器配置参数进行存储；在完成DDR 130中寄存器配置参数的存储时，将寄存器配置参数存储使能标识设置为不使能状态。
其中，寄存器配置参数存储使能标识用于指示逻辑控制子单元121当前是否允许存储寄存器配置参数。
当DDR 130需要进入低功耗模式时，逻辑控制子单元121查询寄存器配置参数存储使能标识，如果寄存器配置参数存储使能标识指示使能状态，则表示当前可以存储寄存器配置参数，并在完成DDR 130中寄存器配置参数的存储时，将寄存器配置参数存储使能标识设置为不使能状态；如果寄存器配置参数存储使能标识指示不使能状态，则表示逻辑控制子单元121中已存储过寄存器配置参数，不再需要重复存储寄存器配置参数。也就是说，通过硬件控制单元120中的逻辑控制子单元121，对DDR 130需要进入低功耗模式时是否存储寄存器配置参数进行控制，从而使系统只在第一次断电时对DDR 130寄存器配置参数进行存储，后续断电时不再重新存储，简化了多次断电时的处理流程，提高了系统的运行速度并减少了系统中芯片的功耗。
在另一种可选的实施方式中，如图3a所示，硬件控制单元120可以包括：地址计数器122；地址计数器122，与逻辑控制子单元121相连，用于根据第一预配置信息对DDR 130中寄存器进行寻址，以及统计未完成配置参数存储的寄存器数量；
逻辑控制子单元121，具体用于在目标控制指令指示DDR 130需要进入低功耗模式时，根据地址计数器122的指示向DDR 130发送数据读取控制信号，以批处理的形式实现对DDR 130中寄存器配置参数的存储。
地址计数器122，指的是用于对DDR 130中各寄存器进行寻址的计数器。
第一预配置信息，可以指的是DDR 130中包括的待进行配置参数存储的寄存器数量及与各寄存器对应的地址或名称等信息。其中，地址计数器122可以通过一个与其对应的减1自计数寄存器，统计DDR 130中未完成配置参数存储的寄存器数量。在未进行配置参数存储时，第一预配置信息中包括的待进行配置参数存储的寄存器数量与减1自计数寄存器的计数相等。
寻址，指的是在DDR 130中定位寄存器的过程。可以通过指令指出寄存器对应的地址进行寻址，也可以通过指令指出寄存器对应的名称进行寻址，本实施例对此不做具体限定。
在本实施例中，可以对寄存器配置参数进行批量存储，或者批量写入寄存器配置参数。
在目标控制指令指示DDR 130需要进入低功耗模式时，地址计数器122根据第一预配置信息依次对DDR 130中各寄存器进行寻址，在确定需要进行寄存器配置参数存储的一个当前寄存器后，逻辑控制子单元121根据地址计数器122的指示向DDR 130发送数据读取控制信号，指示读取当前寄存器的配置参数，并存储DDR 130反馈的与当前寄存器对应的寄存器配置参数，当存储完与当前寄存器对应的寄存器配置参数后，与地址计数器122对应的减1自计数寄存器自动减1，即DDR 130中未完成配置参数存储的寄存器数量减1，之后地址计数器122可以再根据第一预配置信息自动对下一个待配置参数存储的寄存器进行寻址，进行寄存器配置参数存储的操作，直至完成DDR 130中所有寄存器配置参数的存储，从而以批处理的形式实现了对DDR 130中寄存器配置参数的存储。
需要指出的是，当地址计数器122溢出时，或者当与地址计数器122对应的减1自计数寄存器溢出时，可以确定完成对DDR 130中所有寄存器配置参数的存储。
在另一种可选的实施方式中，如图3a所示，硬件控制单元120可以包括：字节计数器123；字节计数器123，与逻辑控制子单元121相连，用于根据第二预配置信息对向DDR 130中寄存器传输的字节进行计数，以及统计未完成配置参数写入的寄存器数量；
逻辑控制子单元121，具体用于在目标控制指令指示DDR 130需要退出低功耗模式时，根据字节计数器123的指示向DDR 130发送数据写入控制信号，以批处理的形式实现将存储的寄存器配置参数写入DDR 130中寄存器。
字节计数器123，指的是一个用于对寄存器配置参数的传输字节进行计数的计数器。
第二预配置信息，可以指的是DDR 130中包括的待进行配置参数写入的寄存器数量及与各寄存器对应的传输字节数。其中，字节计数器123可以通过一个与其对应的减1自计数寄存器，统计DDR 130中未完成配置参数写入的寄存器数量。在本实施例中，地址计数器122和字节计数器123可以各自分别对应一个减1自计数寄存器，也可以对应同一个减1自计数寄存器，本实施例对此不做限定。
可选的，第二预配置信息可以是根据逻辑控制子单元121对DDR 130中寄存器配置参数的存储结果生成的。
在目标控制指令指示DDR 130需要退出低功耗模式时，字节计数器123根据第二预配置信息依次确定与DDR 130中各寄存器的配置参数对应的传输字节数，在确定需要写入寄存器配置参数的一个当前寄存器对应的传输字节数后，逻辑控制子单元121根据字节计数器123的指示读取与当前寄存器对应的配置参数，并通过向DDR 130发送数据写入控制信号，指示向当前寄存器写入对应的寄存器配置参数，当DDR 130写入完与当前寄存器对应的寄存器配置参数后，向逻辑控制子单元121反馈数据写入响应信号，以指示数据写入完成，此时，与字节计数器123对应的减1自计数寄存器自动减1，即DDR 130中未完成配置参数写入的寄存器数量减1，之后字节计数器123再确定需要写入寄存器配置参数的下一个寄存器，以完成寄存器配置参数写入恢复的操作，直至完成DDR 130中所有寄存器配置参数的写入恢复操作，从而以批处理的形式实现了对DDR 130中寄存器配置参数的写入，将DDR 130恢复至掉电前的状态。
需要指出的是，当字节计数器123溢出时，或者当与字节计数器123对应的减1自计数寄存器溢出时，可以确定完成对DDR 130中寄存器配置参数的写入。
在另一种可选的实施方式中，如图3a所示，硬件控制单元120可以包括：中断子单元125；中断子单元125，与逻辑控制子单元121连接，用于在逻辑控制子单元121的控制下生成中断信号；其中，中断信号，指的是一个表示完成寄存器配置参数存储和/或完成寄存器配置参数写入的标志。
逻辑控制子单元121，具体用于在完成对DDR 130中寄存器配置参数的存储时，和/或在完成对DDR 130中寄存器配置参数的恢复时，控制中断子单元125生成中断信号，并将中断信号发送至CPU 110以指示硬件控制单元120完成对寄存器配置参数的处理。
在硬件控制单元120中的逻辑控制子单元121完成对DDR 130中寄存器配置参数的存储时，和/或在完成对DDR 130中寄存器配置参数的恢复时，控制中断子单元125生成中断信号并发送至CPU 110，当CPU 110接收到中断信号后，可以感知到寄存器配置参数的存储和/或恢复已处理完成，则向硬件控制单元120发送目标控制指令以释放硬件控制单元120访问DDR 130的权限。
需要指出的是，如果在逻辑控制子单元121完成对DDR 130中寄存器配置参数的存储时，控制中断子单元125就生成中断信号并发送至CPU 110，CPU 110在释放硬件控制单元120访问DDR 130的权限之后，如果DDR 130需要退出低功耗模式，将寄存器配置参数重新写回DDR 130中寄存器，则此时CPU 110需要重新通过总线向硬件控制单元120发送目标控制指令，使硬件控制单元120可以重新获得控制访问DDR 130中寄存器的权限，然后再通过硬件控制单元120对DDR 130中寄存器配置参数进行恢复。
可选的，中断子单元125也可以在完成DDR 130中寄存器配置参数的存储及恢复后，再生成中断信号并发送至CPU 110。
作为一种具体的实施方式，如附图3b所示，假设DDR 130中包括n个寄存器，当DDR130进入IO Retention模式时，CPU 110向硬件控制单元120发送指示DDR 130需要进入IORetention模式的目标控制信令，硬件控制单元120根据目标控制信令对DDR 130中寄存器配置参数进行存储，具体的：硬件控制单元120中的地址计数器122根据第一预配置信息对DDR 130中各寄存器进行寻址，并确定DDR 130中需要进行寄存器配置参数存储的寄存器1，逻辑控制子单元121根据地址计数器122的指示向DDR 130发送数据读取控制信号，指示读取寄存器1的配置参数，并在随机存取存储器124中存储DDR 130反馈的与寄存器1对应的寄存器配置参数，在寄存器1配置参数存储完成之后，与地址计数器122对应的减1自计数寄存器自动减1，即DDR 130中未完成配置参数存储的寄存器数量减1，之后地址计数器122继续根据第一预配置信息自动对DDR 130中待配置参数存储的寄存器进行寻址，确定下一个需要进行配置参数存储的寄存器，并对下一个寄存器配置参数进行存储，直至地址计数器122溢出，DDR 130中所有的寄存器对应的寄存器配置参数存储完成，此时逻辑控制子单元121控制中断子单元125生成中断信号，并将中断信号发送至CPU 110中指示硬件控制单元120完成对寄存器配置参数的存储，释放硬件控制单元120访问DDR 130的权限。
作为另一种具体的实施方式，如附图3c所示，假设DDR 130中包括n个寄存器，当DDR 130退出IO Retention模式时，CPU 110向硬件控制单元120发送指示DDR 130需要退出IO Retention模式的目标控制信令，硬件控制单元120根据目标控制信令对DDR 130中寄存器配置参数进行恢复，具体的：硬件控制单元120中的字节计数器123根据第二预配置信息确定与DDR 130中寄存器1的配置参数对应的传输字节数，在确定需要写入寄存器配置参数的寄存器1对应的传输字节数后，逻辑控制子单元121根据字节计数器123的指示读取与寄存器1对应的配置参数，并通过向DDR 130发送数据写入控制信号，指示将随机存取存储器124中存储的寄存器1配置参数写入DDR 130中寄存器1，在寄存器1配置参数写入完成之后，向逻辑控制子单元121反馈数据写入响应信号，以指示数据写入完成，此时，与字节计数器123对应的减1自计数寄存器自动减1，即DDR 130中未完成配置参数写入的寄存器数量减1，之后字节计数器123再确定需要写入寄存器配置参数的下一个寄存器，并写入下一个寄存器的寄存器配置参数，直至字节计数器123溢出，DDR 130中所有的寄存器对应的寄存器配置参数写入完成，则中断子单元125可以生成中断信号，并将中断信号发送至CPU 110中指示硬件控制单元120完成对寄存器配置参数的写入，释放硬件控制单元120访问DDR 130的权限。
本实施例未尽详细解释之处请参见前述实施例，在此不再赘述。
上述技术方案，通过硬件控制单元代替CPU实现对DDR中寄存器配置参数进行存储或恢复，进而在DDR进入或退出IO Retention模式时减轻了CPU负载，使CPU可以进行其他并行操作，提高了系统响应速度，并且可以控制系统只在第一次断电时以批处理的形式对DDR寄存器配置参数进行存储，后续断电时不需再重新存储，简化了多次断电时对寄存器配置参数的处理流程，提高了系统的运行速度并减少了系统中芯片的功耗。
实施例三
图4是本发明实施例三提供的一种DDR中寄存器配置参数的处理方法的流程图，本发明实施例可适用于提高DDR进入或退出低功耗模式时的自动化程度的情况，该方法可以由本发明实施例提供的DDR中寄存器配置参数的处理装置来执行。
如图4所示，本实施例提供的一种DDR中寄存器配置参数的处理方法，具体包括：
S410、通过CPU在确定DDR需要进入或退出低功耗模式时，向硬件控制单元发送目标控制指令。
当DDR需要进入或退出低功耗模式时，CPU可以通过总线向硬件控制单元发送目标控制指令，在硬件控制单元接收到目标控制指令后，可以向CPU发送目标控制请求以请求获得DDR的总线访问权，当硬件控制单元接收到CPU反馈的目标控制响应后获得控制访问DDR中寄存器的权限，即硬件控制单元取代了CPU，此时由硬件控制单元负责存储或恢复DDR中寄存器配置参数的全过程。
S420、通过硬件控制单元，根据目标控制指令对DDR中寄存器配置参数进行存储或恢复。
可选的，硬件控制单元可以包括：逻辑控制子单元；相应的，在目标控制指令指示DDR需要进入低功耗模式时，可以通过硬件控制单元中的逻辑控制子单元向DDR发送数据读取控制信号，并将DDR反馈的寄存器配置参数进行存储；以及，在目标控制指令指示DDR需要退出低功耗模式时，可以通过硬件控制单元中的逻辑控制子单元向DDR发送数据写入控制信号，以将存储的寄存器配置参数写入DDR中寄存器。
可选的，硬件控制单元还可以包括：地址计数器；相应的，可以通过地址计数器根据第一预配置信息对DDR中寄存器进行寻址，以及统计未完成配置参数存储的寄存器数量；
在目标控制指令指示DDR需要进入低功耗模式时，可以通过逻辑控制子单元根据地址计数器的指示向DDR发送数据读取控制信号，以批处理的形式实现对DDR中寄存器配置参数的存储。
可选的，硬件控制单元还可以包括：字节计数器；相应的，可以通过字节计数器根据第二预配置信息对向DDR中寄存器传输的字节进行计数，以及统计未完成配置参数写入的寄存器数量；
在目标控制指令指示DDR需要退出低功耗模式时，可以通过根据字节计数器的指示向DDR发送数据写入控制信号，以批处理的形式实现将存储的寄存器配置参数写入DDR中寄存器。
可选的，在目标控制指令指示DDR需要进入低功耗模式时，可以通过逻辑控制子单元向DDR发送数据读取控制信号，并将DDR反馈的寄存器配置参数存储至硬件控制单元中的随机存取存储器中；以及，在目标控制指令指示DDR需要退出低功耗模式时，可以通过逻辑控制子单元向DDR发送数据写入控制信号，以将硬件控制单元中的随机存取存储器中存储的寄存器配置参数写入DDR中寄存器。
可选的，在目标控制指令指示DDR需要进入低功耗模式时，可以通过逻辑控制子单元查询寄存器配置参数存储使能标识；若寄存器配置参数存储使能标识指示使能状态，则可以通过逻辑控制子单元向DDR发送数据读取控制信号，并将DDR反馈的寄存器配置参数进行存储；在完成DDR中寄存器配置参数的存储时，可以通过逻辑控制子单元将寄存器配置参数存储使能标识设置为不使能状态。
可选的，硬件控制单元还可以包括：中断子单元；可以通过中断子单元在逻辑控制子单元的控制下生成中断信号；
在完成对DDR中寄存器配置参数的存储时，和/或在完成对DDR中寄存器配置参数的恢复时，可以通过逻辑控制子单元控制中断子单元生成中断信号，并将中断信号发送至CPU以指示硬件控制单元完成对寄存器配置参数的处理。
可选的，硬件控制单元可以基于AXI从接口与CPU通过总线相连，基于AXI主接口与DDR通过总线相连。
本发明实施例提供的技术方案，CPU在确定DDR需要进入或退出低功耗模式时向硬件控制单元发送目标控制指令，硬件控制单元根据目标控制指令对DDR中寄存器配置参数进行存储或恢复，也即通过硬件控制单元代替CPU实现对DDR中寄存器配置参数进行存储或恢复，进而在DDR进入或退出IO Retention模式时减轻了CPU负载，提高了系统响应速度，减少了系统延时。
实施例四
图5为本发明实施例四提供的一种电子设备的硬件结构示意图。如图5所示，该电子设备可以包括本发明任意实施例所述的DDR中寄存器配置参数的处理装置，并可以实现本发明任意实施例所述的DDR中寄存器配置参数的处理方法，也即实现：
通过CPU在确定DDR需要进入或退出低功耗模式时，向硬件控制单元发送目标控制指令；通过所述硬件控制单元，根据所述目标控制指令对DDR中寄存器配置参数进行存储或恢复。
在本实施例中，电子设备可以是任意一种电子产品，本实施例对此不作具体限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种双倍数据速率同步动态随机存储器DDR中寄存器配置参数的处理装置，其特征在于，包括：中央处理单元CPU、硬件控制单元和DDR；其中，
所述CPU，通过总线与所述硬件控制单元相连，用于在确定DDR需要进入或退出低功耗模式时，向所述硬件控制单元发送目标控制指令；
所述硬件控制单元，通过总线与所述DDR相连，用于根据所述目标控制指令对所述DDR中寄存器配置参数进行存储或恢复。
2.根据权利要求1所述的装置，其特征在于，所述硬件控制单元包括：逻辑控制子单元；
所述逻辑控制子单元，用于在所述目标控制指令指示所述DDR需要进入低功耗模式时，向所述DDR发送数据读取控制信号，并将所述DDR反馈的寄存器配置参数进行存储；
以及，用于在所述目标控制指令指示所述DDR需要退出低功耗模式时，向所述DDR发送数据写入控制信号，以将存储的寄存器配置参数写入所述DDR中寄存器。
3.根据权利要求2所述的装置，其特征在于，所述硬件控制单元还包括：地址计数器；
所述地址计数器，与所述逻辑控制子单元相连，用于根据第一预配置信息对所述DDR中寄存器进行寻址，以及统计未完成配置参数存储的寄存器数量；
所述逻辑控制子单元，具体用于在所述目标控制指令指示所述DDR需要进入低功耗模式时，根据所述地址计数器的指示向所述DDR发送数据读取控制信号，以批处理的形式实现对所述DDR中寄存器配置参数的存储。
4.根据权利要求2所述的装置，其特征在于，所述硬件控制单元还包括：字节计数器；
所述字节计数器，与所述逻辑控制子单元相连，用于根据第二预配置信息对向所述DDR中寄存器传输的字节进行计数，以及统计未完成配置参数写入的寄存器数量；
所述逻辑控制子单元，具体用于在所述目标控制指令指示所述DDR需要退出低功耗模式时，根据所述字节计数器的指示向所述DDR发送数据写入控制信号，以批处理的形式实现将存储的寄存器配置参数写入所述DDR中寄存器。
5.根据权利要求2所述的装置，其特征在于，所述硬件控制单元还包括：随机存取存储器；
所述随机存取存储器，与所述逻辑控制子单元相连，用于存储所述DDR中寄存器配置参数；
所述逻辑控制子单元，具体用于在所述目标控制指令指示所述DDR需要进入低功耗模式时，向所述DDR发送数据读取控制信号，并将所述DDR反馈的寄存器配置参数存储至所述随机存取存储器中；
以及，具体用于在所述目标控制指令指示所述DDR需要退出低功耗模式时，向所述DDR发送数据写入控制信号，以将所述随机存取存储器中存储的寄存器配置参数写入所述DDR中寄存器。
6.根据权利要求2所述的装置，其特征在于，
所述逻辑控制子单元，具体用于在所述目标控制指令指示所述DDR需要进入低功耗模式时，查询寄存器配置参数存储使能标识；
若所述寄存器配置参数存储使能标识指示使能状态，则向所述DDR发送数据读取控制信号，并将所述DDR反馈的寄存器配置参数进行存储；
在完成所述DDR中寄存器配置参数的存储时，将所述寄存器配置参数存储使能标识设置为不使能状态。
7.根据权利要求2所述的装置，其特征在于，所述硬件控制单元还包括：中断子单元；
所述中断子单元，与所述逻辑控制子单元连接，用于在所述逻辑控制子单元的控制下生成中断信号；
所述逻辑控制子单元，具体用于在完成对所述DDR中寄存器配置参数的存储时，和/或在完成对所述DDR中寄存器配置参数的恢复时，控制所述中断子单元生成中断信号，并将所述中断信号发送至所述CPU以指示所述硬件控制单元完成对所述寄存器配置参数的处理。
8.根据权利要求1所述的装置，其特征在于，所述硬件控制单元基于高级可扩展接口AXI从接口与所述CPU通过总线相连，基于AXI主接口与所述DDR通过总线相连。
9.一种DDR中寄存器配置参数的处理方法，其特征在于，应用于如权利要求1-8任一项所述的装置中，包括：
通过CPU在确定DDR需要进入或退出低功耗模式时，向硬件控制单元发送目标控制指令；
通过所述硬件控制单元，根据所述目标控制指令对DDR中寄存器配置参数进行存储或恢复。
10.一种电子设备，其特征在于，包括：如权利要求1-8任一项所述的DDR中寄存器配置参数的处理装置。
CN202011587748.8A 2020-12-29 2020-12-29 Ddr中寄存器配置参数的处理装置、方法及设备 Pending CN114691013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011587748.8A CN114691013A (zh) 2020-12-29 2020-12-29 Ddr中寄存器配置参数的处理装置、方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011587748.8A CN114691013A (zh) 2020-12-29 2020-12-29 Ddr中寄存器配置参数的处理装置、方法及设备

Publications (1)

Publication Number Publication Date
CN114691013A true CN114691013A (zh) 2022-07-01

Family

ID=82129505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011587748.8A Pending CN114691013A (zh) 2020-12-29 2020-12-29 Ddr中寄存器配置参数的处理装置、方法及设备

Country Status (1)

Country Link
CN (1) CN114691013A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097557A (zh) * 2006-06-30 2008-01-02 索尼株式会社 信息存储设备、信息传送方法和系统、程序、及存储介质
US20120110246A1 (en) * 2008-12-30 2012-05-03 Micron Technology, Inc. Execute-in-place mode configuration for serial non-volatile memory
CN106775491A (zh) * 2016-12-30 2017-05-31 北京联想核芯科技有限公司 数据处理方法及存储设备
US20170308307A1 (en) * 2016-04-20 2017-10-26 M2Communication Inc. Control Module for Data Retention and Method of Operating Control Module
CN110321169A (zh) * 2018-03-31 2019-10-11 深圳忆联信息系统有限公司 唤醒固态硬盘的方法、装置、设备及介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097557A (zh) * 2006-06-30 2008-01-02 索尼株式会社 信息存储设备、信息传送方法和系统、程序、及存储介质
US20120110246A1 (en) * 2008-12-30 2012-05-03 Micron Technology, Inc. Execute-in-place mode configuration for serial non-volatile memory
US20170308307A1 (en) * 2016-04-20 2017-10-26 M2Communication Inc. Control Module for Data Retention and Method of Operating Control Module
CN106775491A (zh) * 2016-12-30 2017-05-31 北京联想核芯科技有限公司 数据处理方法及存储设备
CN110321169A (zh) * 2018-03-31 2019-10-11 深圳忆联信息系统有限公司 唤醒固态硬盘的方法、装置、设备及介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵姝等: "《计算机组成与体系结构 第2版》", 30 June 2019, 安徽大学出版社, pages: 244 *

Similar Documents

Publication Publication Date Title
EP0458304B1 (en) Direct memory access transfer controller and use
US6510484B1 (en) Technique for controlling synchronous devices and asynchronous devices connected to an inter-integrated circuit bus (I2C bus)
CN112947857B (zh) 一种数据搬移方法、装置、设备及计算机可读存储介质
CN113986513A (zh) 主从架构芯片的主从核通信方法及系统
CN101421705A (zh) 具有高储存容量的多媒体卡
US20130311699A1 (en) Operations using direct memory access
CN114691013A (zh) Ddr中寄存器配置参数的处理装置、方法及设备
JP2000020451A (ja) 情報処理装置および方法、並びに提供媒体
EP3819778A1 (en) Bus system and method for operating a bus system
CN113961497A (zh) 通信电路系统、方法、芯片以及存储介质
JP2000099452A (ja) Ｄｍａ制御装置
EP4373038A1 (en) Processing system, related integrated circuit, device and method
GB2493419A (en) Interfacing a burst read capable master device to a page mode memory device
CN110321309B (zh) 一种数据传输方法及系统
JPH05282248A (ja) データ転送装置，プロセサエレメント及びデータ転送方法
US10180847B2 (en) Circuitry for configuring entities
CN101354610B (zh) 以虚拟信道进行键盘控制器与电脑系统间的信号传输方法
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
WO2016053146A1 (ru) Компьютерная система
JP2972557B2 (ja) データ転送制御装置および制御方法
CN118170705A (zh) 一种总线指令控制方法及相关设备
CN118113646A (zh) 一种从机访问方法、装置、设备及存储介质
JPH05173936A (ja) データ転送処理装置
CN115729863A (zh) 数据传输方法、装置、电子设备及介质
JPS6240565A (ja) メモリ制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 102, Building 16, No. 1699, the Pearl River Road, Huangdao District, Qingdao, Shandong 266499

Applicant after: Chenxin Technology Co.,Ltd.

Applicant after: Chen core technology Co.,Ltd.

Address before: No.687 fusion Road, gugukou military civilian integration innovation demonstration area, Binhai street, Huangdao District, Qingdao City, Shandong Province 266500

Applicant before: Chenxin Technology Co.,Ltd.

Applicant before: Chen core technology Co.,Ltd.