KR920022113A - 퍼스널 컴퓨터 시스템 - Google Patents
퍼스널 컴퓨터 시스템 Download PDFInfo
- Publication number
- KR920022113A KR920022113A KR1019920007145A KR920007145A KR920022113A KR 920022113 A KR920022113 A KR 920022113A KR 1019920007145 A KR1019920007145 A KR 1019920007145A KR 920007145 A KR920007145 A KR 920007145A KR 920022113 A KR920022113 A KR 920022113A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- data bus
- input
- access
- arbitration
- Prior art date
Links
- 238000013500 data storage Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Absorbent Articles And Supports Therefor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제1도 및 제2도의 퍼스널 컴퓨터의 일부 구성요소들에 대한 개략도.
제4도는 제3도의 구성 요소들중에 포함된 버스 인터페이스 컨트롤러의 여러 환경에서의 동작을 예시하는 신호 챠트도.
Claims (15)
- 퍼스널 컴퓨터 시스템에 있어서, 고속로컬프로세서 데이타 버스와, 입력/출력 데이타 버스와, 상기 로컬프로세서 버스에 직접 연결된 마스터 디바이스와 그리고 상기 로컬프로세서 버스 및 상기 입력/출력 데이타 버스에 직접 연결되어서 상기 로컬프로세서 버스와 상기 입력/출력 데이타 버스사이에 통신을 제공하고, 상기 고속 데이타 버스로의 액세스를 위해 상기 고속 데이타 버스에 직접 연결된 임의의 다른 마스터 디바이스와 상기 마이크로 프로세서 사이에 중재를 제공함과 아울러 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 데이타 버스 및 상기 고속 데이타 버스에 직접 연결된 임의의 디바이스들 사이에 중재를 제공하며, 또한 상기 휘발성 메모리에 결합되어, 행 어드레스 선택 신호들을 공급하며 그러므로써 엑세스될 데이타 저장 영역이 설정되도록 하고 그리고 상기 휘발성 메모리의 잠정적으로 서로다른 데이타 저장영역으로의 엑세스 준비시 휘발성 메모리에 공급될 행 어드레스 선택 신호를 변화시킴으로써 로컬 버스에 부여되는 엑세스에서의 변화에 응답하는 버스 인터페이스 컨트롤러를 구비하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제1항에 있어서, 상기 인터페이스 컨트롤러는 로컬 버스중에 제어 포인트-이를 통해, 상기 마스터 디바이스가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스가 상기 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확장하며, 또한 상기 마스터 디바이스 각각은 상기 버스 인터페이스 컨트롤러에 상기 로컬프로세서 버스의 제어 요청을 신호하고 그리고 상기 인터페이스 컨트롤러는 상기 발신된 상기 로컬프로세서 버스 제어 요청의 허여를 상기 마스터 디바이스 각각에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제2항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마스터 디바이스들을 우선순위로 서열을 정하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제3항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 마스터 디바이스들 사이에 우선순위를 교대(rotate)시키며, 각각 버스로 엑세스 요청을 신호하는 다수의 마스터 디바이스들중 로컬프로세서 버스의 제어를 가장 먼저 얻는 디바이스에 최저 우선권을 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제1항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어포인트-이를 통해, 상기 로컬 프로세서 버스에 직접 연결된 임의의 마스터 디바이스가 상기 로컬프로세서 버스로의 액세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스가 상기 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 마스터 디바이스들중 하나는 상기 로컬프로세서 버스를 정상적으로 제어하는 디폴트 마스터(default master) 이며, 상기 제어 포인트 둘다는 입력/출력 버스 프리엠프션(preemption) 및 버스트 데이타 전송을 표시하는 상기 입력/출력 버스 신호들을 서로 교환함과 아울러 상기 중앙 중재 제어 포인트에 의한 중재의 홀드(a hold on arbitration by said central arbitration control point) 및 그러한 홀드의 인식(acknowledgement of such a hold)을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어 포인트는 상기 디폴트 마스터에 의한 엑세스의 홀드 및 그러한 홀드의 인식을 표시하는 상기 디폴트 마스터 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 퍼스널 컴퓨터 시스템에 있어서, 고속 데이타 버스와, 입력/출력 데이타 버스와, 상기 고속 데이타 버스에 직접 연결되어, 데이타를 휘발성으로 저장하는 휘발성 메모리와, 데이타를 비휘발성으로 저장하는 비휘발성 메모리와, 상기 고속 데이타 버스와 상기 비휘발 메모리에 직접 연결되어, 상기 비휘발 메모리와 통신을 조정하는 저장 콘트롤러(storage controller)와, 그리고 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스에 연결되어, 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스 사이에 통신을 제공하고, 상기 고속 데이타 버스로의 엑세스를 위해 상기 저장콘트롤러와 상기 마이크로 프로세서 사이에서 중재를 제공하며, 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스들 사이에서 중재를 제공하며, 그리고 또한 상기 고속 데이타 버스로의 엑세스를 위해 상기 고속 데이타 버스에 직접 연결된 임의의 다른 마스터 디바이스와 상기 마이크로프로세서 사이에 중재를 제공함과 아울러 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 데이타 버스 및 상기 고속 데이타 버스에 직접 연결된 임의의 디바이스들 사이에 중재를 제공하며, 또한 상기 휘발성 메모리에 결합되어, 행 어드레스 선택 신호들을 공급하며 그러므로써 엑세스될 데이타 저장 영역이 실정되도록 하고 그리고 상기 휘발성 메모리의 잠정적으로 서로 다른 데이타 저장영역으로의 엑세스 준비시 휘발성 메모리에 공급될 행 어드레스 선택 신호를 변화시킴으로써 로컬버스에 부여되는 엑세스에서의 변화에 응답하는 버스 인터페이스 컨트롤러를 구비하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제6항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 저장 컨트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스들이 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하고, 또한 상기 저장 컨트롤러가 상기 버스 인터페이스 컨트롤러에 상기 로컬프로세서 버스의 제어 요청을 신호하고 그리고 상기 버스 인터페이스 컨트롤러는 상기 로컬프로세서 버스 제어 요청의 허여를 상기 마이크로프로세서 및 상기 저장 컨트롤러에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제7항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마이크로프로세서 및 상기 저장 콘트롤러를 우선순위로 서열을 정하는 것을 특징이 있는 퍼스널 컴퓨터 시스템.
- 제8항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 로컬 프로세서 버스에 직접 연결된 임의의 다른 두개의 마스터 디바이스와 상기 저장 컨트롤러 사이에 우선순위를 교대(rotate)하고 그리고 각각 버스 엑세스요청을 신호하는 임의의 두개의 상기 디바이스와, 상기 저장 컨트롤러 중에서 로컬 프로세서 버스의 제어를 가장 먼저 얻은 것에 최저 우선순위를 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제6항에 있어서, 상기 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 저장 컨트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스들이 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하고, 또한 상기 마이크로프로세서는 상기 로컬프로세서 버스를 정상적으로 제어하는 디폴트 마스터이며, 상기 제어 포인트 둘다는 입력/출력 버스중재, 프리엠프션 및 버스트 데이타 전송을 표시하는 상기 입력/출력 버스 신호들을 서로 교환함과 아울러 상기 중앙 중재 제어 포인트에 의한 중재의 홀드 및 그러한 홀드의 인식을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어 포인트는 상기 마이크로프로세서에 의한 엑세스의 홀드 및 그러한 홀드의 인식을 표시하는 상기 마이크로프로세서 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 퍼스널 컴퓨터 시스템에 있어서, 고속 데이타 버스와, 상기 고속 데이타 버스에 직접 연결된 마이크로 프로세서와, 상기 고속 데이타 버스에 직접 연결된 수치코프로세서(numeric co-processor)와, 상기 고속 데이타 버스에 연결되어, 데이타를 휘발성으로 저장하는 휘발성 메모리와, 데이타를 비휘발성으로 저장하는 비휘발성 메모리와, 상기 고속 데이타 버스와 상기 비휘발성 메모리에 직접 결합되어, 상기 비휘발성 메모리와의 통신을 조정하는 저장 컨트롤러와, 입력/출력 데이타 버스와, 상기 입력/출력 데이타 버스에 직접 연결된 입력/출력 컨트롤러와, 상기 입력/출력 버스에 직접 연결된 디지탈 신호 프로세서와, 상기 입력/출력 데이타 버스에 직접 연결된 비디오 신호 프로세서와, 그리고 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스에 연결되어, 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스 사이에 통신을 제공하고, 상기 고속 데이타 버스로의 엑세스를 위해 상기 고속 데이타 버스에 직접 연결된 상기 저장 컨트롤러와 상기 마이크로프로세서 사이에서 중재를 제공하며, 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서와 그리고 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서와 그리고 상기 입력/출력 데이타 버스와 상기 고속 데이타 버스에 직접 연결된 상기 비디오 신호 프로세서 사이에서 중재를 제공하고 그리고 또한 상기 고속 데이타 버스로의 엑세스를 위해 상기 고속 데이타 버스에 직접 연결된 임의의 다른 마스터 디바이스와 상기 마이크로프로세서 사이에 중재를 제공함과 아울러 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 데이타 버스 및 상기 고속 데이타 버스에 직접 연결된 임의의 디바이스들 사이에 중재를 제공하며, 또한 상기 휘발성 메모리에 결합되어, 행 어드레스 선택 신호들을 공급하며 그러므로써 엑세스될 데이타 저장 영역이 설정되도록 하고 그리고 상기 휘발성 메모리의 잠정적으로 서로다른 데이타 저장영역으로의 액세스 준비시 휘발성 메모리에 공급될 행 어드레스 선택 신호를 변화시킴으로써 로컬 버스에 부여되는 엑세스에서의 변화에 응답하는 버스 인터페이스 컨트롤러를 구비하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제11항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 저장 콘트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서 및 상기 비디오 신호 프로세서가 상기 입력/출력 버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 저장 컨트롤러는 상기 버스 인터페이스 컨트롤러에 상기 로컬 프로세서 버스의 제어 요청을 신호하고 그리고 상기 인터페이스 컨트롤러는 상기 로컬 프로세서 버스 제어요청의 허여를 상기 마이크로프로세서와 상기 저장 컨트롤러 각각에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제12항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마이크로프로세서와 상기 저장 컨트롤러 및 우선순위로 서열을 정하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제13항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 로컬 프로세서 버스에 직접 결합된 임의의 다른 두개의 마스터 디바이스와 상기 저장 컨트롤러 사이에 우선순위를 교대하고 그리고 각각 버스 엑세스 요청을 신호하는 임의의 두개의 상기 디바이스와 상기 저장 컨트롤러 중에서 로컬 프로세서 버스의 제어를 가장 먼저 얻는 것에 최저 우선순위를 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
- 제11항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 저장콘트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서 및 상기 비디오 신호 프로세서가 상기 입력/출력버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 마이크로프로세서는 상기 로컬 프로세서 버스를 정상적으로 제어하는 디폴트 마스터이고, 상기 제어 포인트 둘다는 입력/출력 버스 중재 프리엠프션 및 버스트 데이타전송을 표시하는 상기 입력/출력 버스 신호들을 서로 교환함과 아울러 상기 중앙중재 제어 포인트에 의한 중재의 홀드 및 그러한 홀드의 인식을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어 포인트는 상기 마이크로프로세서에 의한 엑세스의 홀드 및 그러한 홀드의 인식을 표시하는 마이크로프로세서 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US706,534 | 1991-05-28 | ||
US07/706,534 US5353417A (en) | 1991-05-28 | 1991-05-28 | Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920022113A true KR920022113A (ko) | 1992-12-19 |
KR950008231B1 KR950008231B1 (ko) | 1995-07-26 |
Family
ID=24838034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920007145A KR950008231B1 (ko) | 1991-05-28 | 1992-04-28 | 퍼스널 컴퓨터 시스템 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5353417A (ko) |
EP (1) | EP0518503A1 (ko) |
JP (1) | JPH0769884B2 (ko) |
KR (1) | KR950008231B1 (ko) |
CN (1) | CN1029166C (ko) |
AU (1) | AU660667B2 (ko) |
BR (1) | BR9201974A (ko) |
CA (1) | CA2067602C (ko) |
FI (1) | FI922350A (ko) |
MY (1) | MY108101A (ko) |
NO (1) | NO922091L (ko) |
SG (1) | SG42881A1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2065989C (en) * | 1991-06-07 | 1998-03-31 | Don Steven Keener | Personal computer data flow control |
JP3515142B2 (ja) * | 1992-06-11 | 2004-04-05 | セイコーエプソン株式会社 | データ転送制御装置 |
US6401158B1 (en) * | 1993-07-16 | 2002-06-04 | Compaq Computer Corporation | Apparatus for providing a CPU cluster via a disk I/O bus using a CPU brick which fits into a disk cavity |
EP0654743A1 (en) * | 1993-11-19 | 1995-05-24 | International Business Machines Corporation | Computer system having a DSP local bus |
US5426740A (en) * | 1994-01-14 | 1995-06-20 | Ast Research, Inc. | Signaling protocol for concurrent bus access in a multiprocessor system |
US5546547A (en) * | 1994-01-28 | 1996-08-13 | Apple Computer, Inc. | Memory bus arbiter for a computer system having a dsp co-processor |
US5632020A (en) * | 1994-03-25 | 1997-05-20 | Advanced Micro Devices, Inc. | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking |
US5721882A (en) * | 1994-08-05 | 1998-02-24 | Intel Corporation | Method and apparatus for interfacing memory devices operating at different speeds to a computer system bus |
US5513302A (en) * | 1994-11-21 | 1996-04-30 | Winbond Electronics Corp. | Dual purpose printer interface device capable of connecting a printer and a joystick to a portable host computer |
US5687393A (en) * | 1995-06-07 | 1997-11-11 | International Business Machines Corporation | System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters |
JPH11513150A (ja) * | 1995-06-15 | 1999-11-09 | インテル・コーポレーション | Pci間ブリッジを統合する入出力プロセッサ用アーキテクチャ |
US6324592B1 (en) | 1997-02-25 | 2001-11-27 | Keystone Aerospace | Apparatus and method for a mobile computer architecture and input/output management system |
US6115551A (en) * | 1997-03-27 | 2000-09-05 | Industrial Technology Research Institute | System for minimizing the number of control signals and maximizing channel utilization between an I/O bridge and a data buffer |
US6317801B1 (en) * | 1998-07-27 | 2001-11-13 | Intel Corporation | System for post-driving and pre-driving bus agents on a terminated data bus |
US6519666B1 (en) * | 1999-10-05 | 2003-02-11 | International Business Machines Corporation | Arbitration scheme for optimal performance |
JP2002041445A (ja) * | 2000-05-19 | 2002-02-08 | Matsushita Electric Ind Co Ltd | 高性能dmaコントローラ |
US20020161978A1 (en) * | 2001-02-28 | 2002-10-31 | George Apostol | Multi-service system-on-chip including on-chip memory with multiple access path |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4623986A (en) * | 1984-02-23 | 1986-11-18 | Texas Instruments Incorporated | Memory access controller having cycle number register for storing the number of column address cycles in a multiple column address/single row address memory access cycle |
US4701843A (en) * | 1985-04-01 | 1987-10-20 | Ncr Corporation | Refresh system for a page addressable memory |
US4719621A (en) * | 1985-07-15 | 1988-01-12 | Raytheon Company | Packet fastbus |
JPS62190999U (ko) * | 1986-05-23 | 1987-12-04 | ||
US5029074A (en) * | 1987-06-29 | 1991-07-02 | Digital Equipment Corporation | Bus adapter unit for digital processing system |
US5034917A (en) * | 1988-05-26 | 1991-07-23 | Bland Patrick M | Computer system including a page mode memory with decreased access time and method of operation thereof |
US5003463A (en) * | 1988-06-30 | 1991-03-26 | Wang Laboratories, Inc. | Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus |
US5179667A (en) * | 1988-09-14 | 1993-01-12 | Silicon Graphics, Inc. | Synchronized DRAM control apparatus using two different clock rates |
JPH077955B2 (ja) * | 1989-05-13 | 1995-01-30 | 株式会社東芝 | データ通信制御装置 |
US5220651A (en) * | 1989-10-11 | 1993-06-15 | Micral, Inc. | Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus |
US5202857A (en) * | 1990-11-07 | 1993-04-13 | Emc Corporation | System for generating memory timing and reducing memory access time |
-
1991
- 1991-05-28 US US07/706,534 patent/US5353417A/en not_active Expired - Fee Related
-
1992
- 1992-04-15 JP JP4095462A patent/JPH0769884B2/ja not_active Expired - Lifetime
- 1992-04-28 MY MYPI92000726A patent/MY108101A/en unknown
- 1992-04-28 KR KR1019920007145A patent/KR950008231B1/ko not_active IP Right Cessation
- 1992-04-28 CN CN92103107A patent/CN1029166C/zh not_active Expired - Fee Related
- 1992-04-28 AU AU15200/92A patent/AU660667B2/en not_active Ceased
- 1992-04-29 CA CA002067602A patent/CA2067602C/en not_active Expired - Fee Related
- 1992-05-19 SG SG1996000404A patent/SG42881A1/en unknown
- 1992-05-19 EP EP92304510A patent/EP0518503A1/en not_active Ceased
- 1992-05-22 FI FI922350A patent/FI922350A/fi unknown
- 1992-05-26 NO NO92922091A patent/NO922091L/no unknown
- 1992-05-26 BR BR929201974A patent/BR9201974A/pt not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
FI922350A (fi) | 1992-11-29 |
CN1029166C (zh) | 1995-06-28 |
JPH0769884B2 (ja) | 1995-07-31 |
US5353417A (en) | 1994-10-04 |
CN1067126A (zh) | 1992-12-16 |
CA2067602C (en) | 1998-05-05 |
KR950008231B1 (ko) | 1995-07-26 |
FI922350A0 (fi) | 1992-05-22 |
EP0518503A1 (en) | 1992-12-16 |
SG42881A1 (en) | 1997-10-17 |
CA2067602A1 (en) | 1992-11-29 |
NO922091L (no) | 1992-11-30 |
NO922091D0 (no) | 1992-05-26 |
AU1520092A (en) | 1992-12-03 |
MY108101A (en) | 1996-08-15 |
JPH05197672A (ja) | 1993-08-06 |
AU660667B2 (en) | 1995-07-06 |
BR9201974A (pt) | 1993-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920022113A (ko) | 퍼스널 컴퓨터 시스템 | |
US5765036A (en) | Shared memory device with arbitration to allow uninterrupted access to memory | |
US4141067A (en) | Multiprocessor system with cache memory | |
US5475858A (en) | Real time multiprocessor system having a write only data link connected to one of the ports of the memory of each of the processor nodes | |
KR910012961A (ko) | 프라이오리티 아비트레이션 조정장치 | |
KR970029121A (ko) | 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치 | |
JPS6244303B2 (ko) | ||
KR930008606A (ko) | 멀티프로세서 시스템에서의 프로세서 교착상태 방지용 장치 | |
US4509140A (en) | Data transmitting link | |
KR20040028725A (ko) | 네트워크 프로세서에서 메모리 대역폭을 효율적으로공유하기 위한 장치 및 방법 | |
US6912716B1 (en) | Maximized data space in shared memory between processors | |
KR970001902B1 (ko) | 프로그램 가능한 제어기 | |
GB2132798A (en) | Multiprocessor-memory data transfer network | |
KR920022112A (ko) | 퍼스널 컴퓨터 시스템 | |
US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
JPH0212361A (ja) | 階層化バスによる並列計算機システム | |
US6289403B1 (en) | Method and arrangement for controlling a data transmission | |
US7200706B2 (en) | Semiconductor integrated circuit | |
US5003461A (en) | Cluster controller memory arbiter | |
US20080098153A1 (en) | Memory access controller | |
GB2035632A (en) | Multiprocessor system | |
JPH0844661A (ja) | 情報処理装置 | |
JPH05120207A (ja) | デ−タ転送方式 | |
KR950013114B1 (ko) | 컴퓨터의 데이타 다중처리 시스템 | |
JPH01154272A (ja) | マルチプロセッサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010529 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |