KR920022112A - 퍼스널 컴퓨터 시스템 - Google Patents

퍼스널 컴퓨터 시스템 Download PDF

Info

Publication number
KR920022112A
KR920022112A KR1019920007146A KR920007146A KR920022112A KR 920022112 A KR920022112 A KR 920022112A KR 1019920007146 A KR1019920007146 A KR 1019920007146A KR 920007146 A KR920007146 A KR 920007146A KR 920022112 A KR920022112 A KR 920022112A
Authority
KR
South Korea
Prior art keywords
bus
input
data bus
access
arbitration
Prior art date
Application number
KR1019920007146A
Other languages
English (en)
Other versions
KR950008229B1 (ko
Inventor
폴 훠코 다니엘
안토니오 허넨디즈 루이스
메티슨 에릭
리 묄러 데니스
헨리 레이몬드 조나단
타사코리 에스매일
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR920022112A publication Critical patent/KR920022112A/ko
Application granted granted Critical
Publication of KR950008229B1 publication Critical patent/KR950008229B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Multi Processors (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Abstract

내용 없음

Description

퍼스널 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 퍼스널 컴퓨터의 사시도.
제2도는 샤시, 커버 및 플래이너 보드를 비롯한 제1도의 퍼스널 컴퓨터의 일부 구성요소들 및 이들간의 상호관계를 보인 분해 사시도.
제3도는 제1도 및 제2도의 퍼스널 컴퓨터의 일부 구성 요소들에 대한 개략도.

Claims (15)

  1. 퍼스널 컴퓨터 시스템에 있어서, 고속 로컬프로세서 데이타 버스와; 입력/출력 데이타 버스와; 상기 로컬프로세서 버스에 직접 연결된 적어도 두개의 마스터 디바이스와; 그리고 상기 로컬 프로세서 버스 및 상기 입력/출력 데이타 버스에 직접 연결되어서 상기 로컬 프로세서 버스와 상기 입력/출력 데이타 버스사이에 통신을 제공하고, 상기 로컬프로세서 버스로의 억세스를 위해 상기 로컬프로세서 버스에 직접 연결된 상기 마스터 디바이스들사이에서 중재를 제공하고 그리고 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 데이타 버스에 직접 연결된 임의 디바이스들과 상기 로컬프로세서 사이에서 중재를 제공하는 버스 인터페이스 컨트롤러를 구비한 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 마스터 디바이스가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스가 상기 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 마스터 디바이스 각각은 상기 버스 인터페이스 컨트롤러에 상기 로컬프로세서 버스의 제어요청을 신호하고 그리고 상기 인터페이스 컨트롤러는 상기 발신된 상기 로컬프로세서 버스 제어 요청의 허여를 상기 마스터 디바이스 각각에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마스터 디바이스들을 우선순위로 서열을 정하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  4. 제3항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 마스터 디바이스들 사이에 우선순위를 교대(rotate)시키며, 각각 버스로 엑서스 요청을 신호하는 다수의 마스터 디바이스들 중 로컬 프로세서 버스의 제어를 가장 먼저 얻는 디바이스에 최저 우선권을 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  5. 제1항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 마스터디바이스들이 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의의 디바이스가 상기 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 마스터 디바이스들중 하나는 상기 로컬프로세서 버스를 정상적으로 제어하는 디폴트 마스터(default master)이며, 상기 제어 포인트 둘다는 입력/출력 버스 프리엠프션(preemption) 및 버스트 데이타 전송을 표시하는 상기 입력/출력 신호들을 서로 교환함과 아울러 상기 중앙 중재 제어 포인트에 의한 중재의 홀드(a hold on arbitration by said central arbitration contol point)및 그러한 홀드의 인식(acknowledgement of such a hold)을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어포인트는 상기 디폴트 마스터에 의한 엑세스의 홀드 및 그러한 홀드의 인식을 표시하는 상기 디폴트 마스터 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  6. 퍼스널 컴퓨터 시스템에 있어서, 고속 데이타 버스와; 입력/출력 데이타 버스와; 상기 고속 데이타 버스에 직접 연결되어, 데이타를 휘발성으로 저장하는 휘발성 메모리와; 데이타를 비휘발성으로 저장하는 비휘발성 메모리와; 상기 고속 데이타 버스와 상기 비휘발성 메모리에 직접 연결되어, 상기 비휘발 메모리와 통신을 조정하는 저장 컨트롤러(storage controller)와; 그리고 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스에 연결되어, 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스 사이에 통신을 제공하고, 상기 고속 데이타 버스로의 엑세스를 위해 상기 저장 컨트롤러와 상기 마이크로 프로세서 사이에서 중재를 제공하며, 상기 입력/출력 데이타 버스로의 액세스를 위해 상기 고속 데이타 버스와 상기 입력/출력데이타 버스에 직접 연결된 임의의 다바이스들 사이에서 중재를 제공하는 버스 인터페이스 컨트롤러를 구비한 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 마이크로프로세서 및 상기 저장 컨트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의 디바이스들이 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하고, 또한 상기 마이크로프로세서 및 상기 저장 콘트롤러들 각각은 상기 버스 인터페이스 컨트롤러에 상기 로컬프로세서 버스의 제어요청을 신호하고 그리고 상기 버스 인터페이스 컨트롤러는 상기 발신된 상기 로컬프로세서 버스 제어요청의 허여을 상기 마이크로프로세서 및 상기 저장 컨트롤러에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마이크로프로세서 및 상기 저장 컨트롤러를 우선순위로 서열을 정하는 것을 특징으로 하는 퍼스널 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 마이크로 프로세서와 상기 저장 컨트롤러 사이에 우선순위를 교대(rotate)하고 그리고 각각 버스 엑세스 요청을 신호하는 상기 마이크로프로세서와 상기 저장 컨트롤러 둘중에서 로컬 프로세서 버스의 제어를 가장 먼저 얻은 것에 최저 우선순위를 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  10. 제6항에 있어서, 상기 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 마이크로프로세서 및 상기 저장 컨트롤러가 상기 로컬 프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재제어 포인트-이를 통해, 상기 입력/출력 데이타 버스에 직접 연결된 임의 디바이스들이 입력/출력 데이타 버스로의 엑세스를 중재한다-를 확정하고, 또한 상기 마이크로프로세서는 상기 로컬 프로세서 버스를 정상적으로 제어하는 디폴트 마스터이며, 상기 제어 포인트 둘다는 입력/출력버스중재, 프로엠프션 및 버스트 데이타 전송을 표시하는 상기 입력/출력 버스신호들을 서로 교환함과 아울러 상기 중앙 중재 제어 포인트에 의한 중재의 홀드 및 그러한 홀드의 인식을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어 포인트는 상기 마이크로프로세서에 의한 억세스의 홀드 및 그러한 홀드의 인식을 표시하는 상기 마이크로프로세서 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  11. 퍼스널 컴퓨터 시스템에 있어서, 고속 데이타 버스와; 상기 고속 데이타 버스에 직접 연결된 마이크로 프로세서와; 상기 고속 데이타 버스에 직접 연결된 수치 코프로세서(numeric co-processor)와; 상기 고속 데이타 버스에 연결되어, 데이타를 휘발성으로 저장하는 휘발성 메모리와; 데이타를 비휘발성으로 저장하는 비휘발성 메모리와; 상기 고속 데이타 버스와 상기 비휘발성 메모리에 직접 결합되어, 상기 비휘발성 메모리와의 통신을 조정하는 저장 컨트롤러와; 입력/출력데이타 버스와; 상기 입력/출력데이타 버스에 직접 연결된 입력/출력 컨트롤러와; 상기 입력/출력 버스에 직접 연결된 디지탈 신호 프로세서와; 상기 입력/출력 데이타 버스에 직접 연결된 비디오 신호 프로세서와; 그리고 상기 고속 데이타 버스와 상기 입력/출력 데이타 버스에 연결되어, 상기 고속 데이타 버스와 상기 입력/출력데이타 버스사이에 통신을 제공하고, 상기 고속 데이타 버스로의 엑세스를 위해 상기 고속 데이타 버스에 직접 연결된 상기 저장 컨트롤러와 수치 코프로세서 사이에서 중재를 제공하며, 상기 입력/출력 데이타 버스로의 엑세스를 위해 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서와 그리고 상기 입력/출력 데이타 버스와 상기 고속 데이타 버스에 직접 연결된 상기 비디오신호 프로세서 사이에서 중재를 제공하는 버스 인터페이스 컨트롤러를 구비하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스중재 제어 포인트-이를 통해, 상기 마이크로프로세서 및 상기 저장 컨트롤러가 상기 로컬프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력 컨트롤러와 상기 디지탈 신호 프로세서 및 상기 비디오 신호 프로세서가 상기 입력/출력 버스로의 엑세스를 중재한다-를 확정하며, 또한 상기 마이크로프로세서와 상기 저장 컨트롤러 각각은 상기 버스 인터페이스 컨트롤러에 상기 로컬 프로세서 버스의 제어요청을 신호하고 그리고 상기 인터페이스 컨트롤러는 상기 발신된 상기 로컬프로세서 버스 제어 요청의 허여를 상기 마이크로프로세서와 상기 저장 컨트롤러 및 상기 수치 포크로세서 각각에 신호하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 버스 인터페이스 컨트롤러는 제어의 허여를 발신하기 위해 상기 마이크로프로세서와 상기 저장 컨트롤러 및 상기 수치 코프로세서를 우선순위로 서열을 정하는 것에 특징이 있는 퍼스널 컴퓨터시스템.
  14. 제13항에 있어서, 상기 버스 인터페이스 컨트롤러는 상기 마이크로프로세서와 상기 저장 컨트롤러 및 상기 수치 코프로세서 사이에 우선순위를 교대하고 그리고 각각 버스 엑세스 요청을 신호하는 상기 마이크로프로세서와 상기 저장 컨트롤러 및 상기 수치 코프로세서 중에서 로컬 프로세서 버스의 제어를 가장 먼저 얻는 것에 최저 우선순위를 할당하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
  15. 제11항에 있어서, 상기 버스 인터페이스 컨트롤러는 로컬 버스 중재 제어 포인트-이를 통해, 상기 마이크로프로세서와 상기 저장 컨트롤러 및 상기 수치 코프로세서가 상기 로컬 프로세서 버스로의 엑세스를 중재한다-를 확정함과 아울러 중앙 중재 제어 포인트-이를 통해, 상기 입력/출력컨트롤러와 상기 디지탈 신호 프로세서 및 상기 비디오 신호 프로세서가 상기 입력/출력데이타 버스로의 액세스를 중재한다-를 확정하고, 또한 상기 마이크로프로세서는 상기 로컬 프로세서 버스를 정상적으로 제어하는 디폴트 마스터이고, 상기 제어 포인트 둘다는 입력/출력 버스 중재, 포리엠프션 및 버스트 데이타 전송을 표시하는 상기 입력/출력 버스 신호들을 서로 교환함과 아울러 상기 중앙 중재 제어 포인트에 의한 중재의 홀드 및 그러한 홀드의 인식을 표시하는 신호들을 서로 교환하고, 그리고 상기 로컬 버스 중재 제어 포인트는 상기 마이크로프로세서에 의한 엑세스의 홀드 및 그러한 홀드의 인식을 표시하는 상기 마이크로프로세서 신호들을 교환하는 것에 특징이 있는 퍼스널 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920007146A 1991-05-28 1992-04-28 퍼스널 컴퓨터 시스템 KR950008229B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70660291A 1991-05-28 1991-05-28
US706,602 1991-05-28

Publications (2)

Publication Number Publication Date
KR920022112A true KR920022112A (ko) 1992-12-19
KR950008229B1 KR950008229B1 (ko) 1995-07-26

Family

ID=24838300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007146A KR950008229B1 (ko) 1991-05-28 1992-04-28 퍼스널 컴퓨터 시스템

Country Status (14)

Country Link
EP (1) EP0518504B1 (ko)
JP (1) JPH05101001A (ko)
KR (1) KR950008229B1 (ko)
CN (1) CN1029165C (ko)
AT (1) ATE169135T1 (ko)
AU (1) AU1519992A (ko)
CA (1) CA2064162C (ko)
DE (1) DE69226403T2 (ko)
ES (1) ES2118792T3 (ko)
FI (1) FI922351A (ko)
MX (1) MX9202526A (ko)
MY (1) MY114652A (ko)
NO (1) NO922092L (ko)
SG (1) SG46187A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377331A (en) * 1992-03-26 1994-12-27 International Business Machines Corporation Converting a central arbiter to a slave arbiter for interconnected systems
US5396602A (en) * 1993-05-28 1995-03-07 International Business Machines Corp. Arbitration logic for multiple bus computer system
EP0654743A1 (en) * 1993-11-19 1995-05-24 International Business Machines Corporation Computer system having a DSP local bus
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
JPH07210465A (ja) * 1993-12-30 1995-08-11 Internatl Business Mach Corp <Ibm> ペナルティのないキャッシュとメモリとのインタフェース
CN1049752C (zh) * 1994-09-16 2000-02-23 联华电子股份有限公司 可编程多重总线优先仲裁装置
JP2591502B2 (ja) * 1994-12-09 1997-03-19 日本電気株式会社 情報処理システムおよびそのバス調停方式
US5596729A (en) * 1995-03-03 1997-01-21 Compaq Computer Corporation First arbiter coupled to a first bus receiving requests from devices coupled to a second bus and controlled by a second arbiter on said second bus
CN100356355C (zh) * 2003-08-01 2007-12-19 上海奇码数字信息有限公司 仲裁器和仲裁方法
US10223312B2 (en) 2016-10-18 2019-03-05 Analog Devices, Inc. Quality of service ordinal modification

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
EP0606102A1 (en) * 1986-09-19 1994-07-13 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
US5003463A (en) * 1988-06-30 1991-03-26 Wang Laboratories, Inc. Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus
US5083259A (en) * 1988-12-07 1992-01-21 Xycom, Inc. Computer bus interconnection device
GB9019001D0 (en) * 1990-08-31 1990-10-17 Ncr Co Work station including a direct memory access controller and interfacing means to microchannel means

Also Published As

Publication number Publication date
MX9202526A (es) 1992-11-01
KR950008229B1 (ko) 1995-07-26
NO922092L (no) 1992-11-30
EP0518504A1 (en) 1992-12-16
CA2064162C (en) 2002-07-09
CN1067323A (zh) 1992-12-23
ATE169135T1 (de) 1998-08-15
AU1519992A (en) 1992-12-03
CA2064162A1 (en) 1992-11-29
NO922092D0 (no) 1992-05-26
DE69226403T2 (de) 1999-03-25
MY114652A (en) 2002-12-31
EP0518504B1 (en) 1998-07-29
DE69226403D1 (de) 1998-09-03
JPH05101001A (ja) 1993-04-23
ES2118792T3 (es) 1998-10-01
FI922351A (fi) 1992-11-29
CN1029165C (zh) 1995-06-28
FI922351A0 (fi) 1992-05-22
SG46187A1 (en) 1998-02-20

Similar Documents

Publication Publication Date Title
KR970029121A (ko) 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
US6014729A (en) Shared memory arbitration apparatus and method
EP0834816A3 (en) Microprocessor architecture capable of supporting multiple heterogenous processors
KR940007647A (ko) 퍼스널 컴퓨터 시스템
KR920022113A (ko) 퍼스널 컴퓨터 시스템
KR920022112A (ko) 퍼스널 컴퓨터 시스템
JP2007094649A (ja) アクセス調停回路
CA2145553A1 (en) Multi-Processor System Including Priority Arbitrator for Arbitrating Request Issued from Processors
KR0161124B1 (ko) 다중프로세서 시스템에 있어서 공유 입출력제어보드의 인터럽트 전송제어장치
JP4480678B2 (ja) 半導体集積回路装置
JP3415474B2 (ja) バスブリッジ調停方式
JPH02157950A (ja) 共有メモリ制御装置
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JP2555578B2 (ja) 通信制御装置
JPS5783864A (en) Multiprocessor system
JPH01154272A (ja) マルチプロセッサ装置
KR930022207A (ko) 마스터/슬레이브 메모리 공유장치와 공유 제어방법
KR100604569B1 (ko) 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기
JPH05189311A (ja) キャッシュメモリ・システム
JP2504528B2 (ja) 主記憶制御装置間バス制御方式
JPS60195660A (ja) Ｄｍａ制御回路方式
EP0534665A3 (en) Fault containment system for multiprocessor with shared memory
JPH04278659A (ja) マルチプロセッサ間通信方式
JPS62251955A (ja) マルチプロセサ方式
KR930004875A (ko) 다중 프로세서에 의한 패러렐 프로세싱 시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee