JPH05197672A

JPH05197672A - パーソナル・コンピュータ・システム

Info

Publication number: JPH05197672A
Application number: JP4095462A
Authority: JP
Inventors: Daniel P Fuoco; ダニエル・ポール・フオコ; Luis Antonio Hernandez; ルイス・アントニオ・エルナンデス; Eric Mathisen; エリック・マスィセン; Dennis L Moeller; デニス・リー・モラー; Jonathan H Raymond; ジョナサン・ヘンリー・レイモンド; Esmaeil Tashakori; エスマイル・タシャコリー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-05-28
Filing date: 1992-04-15
Publication date: 1993-08-06
Anticipated expiration: 2010-07-31
Also published as: CN1029166C; EP0518503A1; SG42881A1; US5353417A; CA2067602A1; FI922350A0; FI922350A; JPH0769884B2; AU660667B2; BR9201974A; CN1067126A; NO922091D0; NO922091L; CA2067602C; MY108101A; KR950008231B1; AU1520092A; KR920022113A

Abstract

(57)【要約】（修正有）【目的】ローカル・プロセッサ・データ・バス及び入
出力データバスへのアクセス要求を調停し、パーソナル
・コンピュータの性能を向上させる。【構成】バス・インターフェース・コントローラ３５
は、入出力データ・バス４４及びローカル・プロセッサ
・データ・バス３４へのアクセスを求める装置間の調
停、ローカル・プロセッサ・データ・バス３４へのアク
セスを求める入出力データ・バス４４と前記マイクロプ
ロセッサの間の調停、並びにローカル・プロセッサ・デ
ータ・バス３４に許されるアクセスの変更に応答して、
揮発性メモリ３６に供給される行アドレス選択信号を変
化させ、揮発性メモリ３６の潜在的に異なるデータ記憶
域へのアクセスを準備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナル・コンピュ
ータに関し、より具体的には、データ処理バスに直接結
合された複数の「マスタ」装置の間でデータ処理バスに
対する制御の調停が行われ、そのような調停に応答して
メモリ・アドレス信号が変化する、パーソナル・コンピ
ュータに関する。

【０００２】

【従来の技術】一般にパーソナル・コンピュータ・シス
テム、特にＩＢＭパーソナル・コンピュータは、現代社
会の多くの分野にコンピュータ・パワーを提供するため
に広範に使用されるようになった。パーソナル・コンピ
ュータ・システムは、通常、単一のシステム・プロセッ
サ及びそれに付随する揮発性／不揮発性メモリ、表示装
置、キーボード、１つまたは複数のディスケット・ドラ
イブ、固定ディスク記憶装置、及び任意選択のプリンタ
を有するシステム・ユニットからなる、デスク・トップ
型、床置き型、または携帯型のマイクロコンピュータと
して定義することができる。これらのシステムの顕著な
特徴の１つは、マザーボードまたはシステム・プレーナ
を用いてこれらの構成要素を一緒に接続していることで
ある。これらのシステムは、主として、単一のユーザに
独立の計算能力を与えるように設計され、個人または小
企業が購入できるように安価な価格になっている。この
ようなパーソナル・コンピュータ・システムの例は、Ｉ
ＢＭのパーソナル・コンピュータＡＴ、及びＩＢＭパー
ソナル・システム／２モデル２５、３０、Ｌ４０Ｓ
Ｘ、５０、５５、６５、７０、８０、９０、９５であ
る。

【０００３】これらのシステムは、大別して２つのファ
ミリに分類することができる。第１のファミリは、通常
ファミリＩモデルと呼ばれ、ＩＢＭパーソナル・コンピ
ュータＡＴ、及び他の「ＩＢＭ互換」機によって例示さ
れるバス・アーキテクチャを使用する。第２のファミリ
は、ファミリＩＩモデルと呼ばれ、ＩＢＭパーソナル・
システム／２モデル５０ないし９５によって例示され
るＩＢＭのマイクロ・チャネル・バス・アーキテクチャ
を使用する。初期には、ファミリＩモデルは、通常、広
く普及しているインテル８０８８または８０８６マイク
ロプロセッサをシステム・プロセッサとして使用してい
た。これらのプロセッサは、１メガバイトのメモリをア
ドレス指定できる能力を有する。後のファミリＩモデ
ル、及びファミリＩＩモデルは、通常、より高速のイン
テル８０２８６、８０３８６、８０４８６マイクロプロ
セッサを使用している。これらのマイクロプロセッサ
は、より低速のインテル８０８６マイクロプロセッサを
エミュレートするために実モードで動作し、またいくつ
かのモデルではアドレス指定範囲を１メガバイトから４
ギガバイトに拡張する保護モードで動作することができ
る。本質的には、８０２８６、８０３８６、及び８０４
８６プロセッサの実モード機能は、８０８６及び８０８
８マイクロプロセッサ用に書かれたソフトウェアとのハ
ードウェア互換性を提供する。

【０００４】パーソナル・コンピュータ技術が発展し
て、８ビットから１６ビットに、ついには３２ビット幅
のバス・インタラクションに移行し、実モード動作と保
護モード動作が可能なより高速のマイクロプロセッサに
移行するにつれて、パーソナル・コンピュータのアーキ
テクチャをいくつかの変化するバス・エリアに分離する
ことによって性能向上の追求が行われてきた。より具体
的には、最初のＩＢＭＰＣでは、いわゆる拡張バスは、
本質的には、必要に応じて緩衝され、多重化解除され
た、マイクロプロセッサ（８０８６または８０８８）接
続の直接的拡張であった。後で、ＡＴバス仕様が開発さ
れ、広く使用されるようになると（現在では「業界標準
アーキテクチャ」（ＩＳＡ）とも呼ばれる）、マイクロ
プロセッサとバスの間のほとんど直接的な接続を切り離
すことが可能となった。これはローカル・プロセッサ・
バスと呼ばれるようになり、拡張バスは入出力バスと名
前が変更された。通常、性能を向上させるために、ロー
カル・プロセッサ・バスは、入出力バスよりも高速のク
ロック速度（通常、Ｈｚで表す）で走る。また、ＩＢＭ
ＡＴアーキテクチャは、直接メモリ・アクセス（ＤＭ
Ａ）割込みを使って、入出力バス上で複数のマイクロプ
ロセッサを走行させる可能性を開いた。

【０００５】性能向上の追求が続くとともに、多数のマ
スタがローカル・プロセッサ・バスへのアクセス及びそ
の制御を争奪する可能性を開くのに伴ういくつかの困難
が明らかになり、パーソナル・コンピュータをできるだ
け少ない集積回路チップ内で動作させる際に必要な諸機
能を統合することの潜在的な利益も明らかになった。

【０００６】

【発明が解決しようとする課題】本発明の目的は、デー
タ処理バスに直接結合された複数の「マスタ」装置がそ
のデータ処理バスに対する制御を調停する、パーソナル
・コンピュータの性能を向上させることである。本発明
のこの目的を実現する際、メモリ制御信号がこのような
調停に応答して変化する。

【０００７】本発明の別の目的は、上述のタイプのパー
ソナル・コンピュータで調停が行われるとき、メモリ・
アドレスのプレチャージを行うことによってメモリ・ア
クセスを加速することである。本発明のこの目的を実現
する際、調停が行われるとき、メモリ・アクセスの変化
中、待機状態が最小になる。

【０００８】

【課題を解決するための手段】本発明は、パーソナル・
コンピュータに関し、より具体的には、データ処理バス
に直接結合された複数の「マスタ」装置の間でデータ処
理バスに対する制御の調停が行われ、そのような調停に
応答してメモリ・アドレス信号が変化する、パーソナル
・コンピュータに関する。このパーソナル・コンピュー
タ・システムは、高速ローカル・プロセッサ・データ・
バスと、入出力データ・バスと、ローカル・プロセッサ
・データ・バスに直接結合されたマイクロプロセッサ
と、データの揮発性記憶を行えるようにローカル・プロ
セッサ・データ・バスに結合された揮発性メモリと、ロ
ーカル・プロセッサ・データ・バスに直接結合され入出
力データ・バスに直接結合された、これらのバスの間で
通信を行うためのバス・インターフェース・コントロー
ラとを有する。このバス・インターフェース・コントロ
ーラは、入出力データ・バス及びローカル・プロセッサ
・データ・バスへのアクセスを求める入出力データ・バ
スに直接結合された装置間の調停、及びローカル・プロ
セッサ・データ・バスへのアクセスを求める入出力デー
タ・バスと前記マイクロプロセッサの間の調停を行う。
また、このバス・インターフェース・コントローラは、
行アドレス選択信号を揮発性メモリに供給してアクセス
すべきデータ記憶域を選択するように揮発性メモリに結
合されており、ローカル・プロセッサ・データ・バスに
許されるアクセスの変更に応答して、揮発性メモリに供
給される行アドレス選択信号を変化させ、揮発性メモリ
の潜在的に異なるデータ記憶域へのアクセスを準備す
る。

【０００９】

【実施例】次に具体的に添付の図面を参照すると、本発
明を実施したマイクロコンピュータ１０が示されている
（図１）。上述のように、コンピュータ１０は、関連す
る表示装置１１、キーボード１２、及びプリンタまたは
プロッタ１４を有することがある。コンピュータ１０
は、図２に示すように、シャーシ１９と協働して、ディ
ジタル・データを処理し記憶するための電源付きのデー
タ処理／記憶構成要素を受ける、囲まれ遮蔽されたボリ
ュームを画定する、カバー１５を有する。これらの構成
要素の少なくともいくつかは、多層プレーナ２０または
マザーボード上に装着される。プレーナ２０は、シャー
シ１９上に装着され、上記で特定した構成要素、及びフ
ロッピ・ディスク・ドライブ、様々な形態の直接アクセ
ス記憶装置、アクセサリ・カードまたはボードなど他の
関連要素を含む、コンピュータ１０の各構成要素を電気
的に相互接続する手段を提供する。

【００１０】シャーシ１９は、底面及び背面パネルを有
し（図２）、磁気ディスクまたは光ディスク用のディス
ク・ドライブ、テープ・バックアップ・ドライブなどの
データ記憶装置を受けるための少なくとも１つのオープ
ン・ベイを画定する。図の形では、上側ベイ２２は第１
のサイズの周辺ドライブ（３．５インチ・ドライブな
ど）を受けるように適合されている。フロッピ・ディス
ク・ドライブ、すなわち一般に周知のように、差し込ま
れたディスケットを受けることができ、ディスケットを
使用してデータを受け取り記憶し分配することができ
る、着脱式媒体直接アクセス記憶装置を、上側ベイ２２
内に設けることができる。

【００１１】上記の構造を本発明に関連づける前に、パ
ーソナル・コンピュータ・システム１０の動作一般につ
いて要約して示す。図３を参照すると、プレーナ２０上
に装着された構成要素と、プレーナの入出力スロット
と、パーソナル・コンピュータ・システムのその他のハ
ードウェアへの接続とを含む、本発明によるシステム１
０などのパーソナル・コンピュータ・システムの様々な
構成要素を示すブロック図が示されている。プレーナに
はシステム・プロセッサ３２が接続されている。ＣＰＵ
３２としては適当などんなマイクロプロセッサも使用で
きるが、１つの適切なマイクロプロセッサはインテルか
ら市販されている８０３８６である。ＣＰＵ３２は、高
速ＣＰＵローカル・バス３４によってバス・インターフ
ェース制御装置３５に接続され、シングル・インライン
・メモリ・モジュール（ＳＩＭＭ）として図示した揮発
性ランダム・アクセス・メモリ（ＲＡＭ）３６に接続さ
れ、ＣＰＵ３２に対する基本入出力動作用の命令を記憶
するＢＩＯＳＲＯＭ３８に接続されている。ＢＩＯＳ
ＲＯＭ３８は、入出力装置とマイクロプロセッサ３２
のオペレーティング・システムとの間をインターフェー
スするために使用されるＢＩＯＳを格納している。ＢＩ
ＯＳの実行時間を減少させるため、ＲＯＭ３８に記憶さ
れた命令をＲＡＭ３６にコピーすることができる。

【００１２】以下では、図３のシステム・ブロック図を
具体的に参照して本発明を説明するが、この説明の終了
時には本発明による装置及び方法が他のハードウェア構
成のプレーナ・ボードでも使用できるものと企図されて
いることが理解されよう。たとえば、システム・プロセ
ッサはインテル８０４８６マイクロプロセッサでもよ
い。

【００１３】図３に戻ると、（データ構成要素、アドレ
ス構成要素、及び制御構成要素を含む）ＣＰＵローカル
・バス３４は、マイクロプロセッサ３２と演算用コプロ
セッサ３９及び小型コンピュータ・システム・インター
フェース（ＳＣＳＩ）コントローラ４０との接続をも提
供する。ＳＣＳＩコントローラ４０は、コンピュータの
設計及び操作の当業者には周知のように、読出し専用メ
モリ（ＲＯＭ）４１、ＲＡＭ４２、及び図３の右側に示
した入出力接続によって実現される各種のタイプの適当
な外部装置と接続され、または接続可能である。ＳＣＳ
Ｉコントローラ４０は、固定媒体または着脱式媒体の電
磁的記憶装置（ハード・ディスク・ドライブ及びフロッ
ピ・ディスク・ドライブとも呼ばれる）、光記憶装置、
テープ記憶装置、その他の記憶装置などの記憶メモリ装
置を制御する際に記憶制御装置として機能する。

【００１４】バス・インターフェース・コントローラ
（ＢＩＣ）３５は、ＣＰＵローカル・バス３４と入出力
バス４４を結合し、主としてプロトコル・トランスレー
タ、メモリ・コントローラ、及びＤＭＡコントローラと
して機能する。ＢＩＣ３５は、バス４４によって、マイ
クロ・チャネル・アダプタ・カード４５を受ける複数の
入出力スロットを有するマイクロ・チャネル・バスなど
の任意選択の機能バスと結合される。マイクロ・チャネ
ル・アダプタ・カードはさらに入出力装置またはメモリ
（図示せず）に接続されることがある。入出力バス４４
は、アドレス構成要素、データ構成要素、及び制御構成
要素を含む。入出力バス４４は、マイクロ・チャネル仕
様以外のバス仕様で構成してもよい。

【００１５】入出力バス４４に沿って、文字主体の情報
を記憶するためのビデオＲＡＭ（ＶＲＡＭ）４８及び図
形またはイメージ主体の情報を記憶するためのビデオＲ
ＡＭ４９と結合されたビデオ信号プロセッサ（ＶＳＰ）
４６など、各種の入出力構成要素が結合されている。プ
ロセッサ４６によって交換されたビデオ信号は、ディジ
タル−アナログ変換器（ＤＡＣ）５０を介して表示装置
またはその他の表示装置に渡される。ビデオ信号プロセ
ッサ４６を、本明細書でいうところの自然画像入出力と
直接接続するための手段も設けられている。自然画像入
出力は、ビデオ・レコーダ／プレーヤ、カメラなどの形
を取る。また、入出力バス４４は、ディジタル信号プロ
セッサ（ＤＳＰ）５１とも結合されている。ＤＳＰ５１
は、命令ＲＡＭ５２及びデータＲＡＭ５４を有し、これ
らのＲＡＭはＤＳＰ５１による信号処理のためのソフト
ウェア命令、及びそのような処理に必要なデータを記憶
するのに使用できる。ＤＳＰ５１は、音声コントローラ
５５を設けることによって音声入出力の処理を行い、ア
ナログ・インターフェース・コントローラ５６を設ける
ことによってその他の信号の処理を行う。最後に、入出
力バス４４は、電気式消去可能プログラマブル読出し専
用メモリ（ＥＥＰＲＯＭ）を備えた入出力コントローラ
５８と結合されている。これによって、入出力が、フロ
ッピ・ディスク・ドライブ、プリンタまたはプロッタ１
４、キーボード１２、マウスまたはポインティング装置
（図示せず）を含む通常の周辺装置とシリアル・ポート
によって交換される。

【００１６】ＢＩＣ３５のサービスを受ける機能の詳細
な説明に移る前に、まず、いわゆる多重マスタまたはバ
ス・マスタのパーソナル・コンピュータによるサポート
について考えることが適当である。本明細書では、「マ
スタ」とは、バスの制御権、及びそのバス上の駆動アド
レス信号、データ信号及び制御信号を得るように設計さ
れたプロセッサまたは任意の回路である。そのような能
力をもつことによって、マスタ装置は、システム・メモ
リとその他の装置の間で情報を転送することができる。

【００１７】マスタを、システム・マスタ（通常、ＣＰ
Ｕ）、ＤＭＡコントローラ、及びバス・マスタの３種に
分けることが提案されている。システム・マスタはシス
テム構成を制御し、管理する。コンピュータ・システム
内ではシステム・マスタが通常はデフォールト・マスタ
である。デフォールト・マスタは、他のマスタがバスを
要求しないとき、そのバスを所有する。ＤＭＡマスタ
は、ＤＭＡスレーブとメモリ・スレーブの間でデータを
転送し、バスの調停はしないが、調停者であるＤＭＡス
レーブにサービスする、特殊なタイプのマスタである。
本明細書では、バス・マスタとは、バスの使用を調停
し、入出力スレーブまたはメモリ・スレーブとの情報転
送をサポートするものをいう。

【００１８】バス・マスタは必ずしもプロセッサを必要
としないので、何によってある装置が「バス・マスタ」
になるかは混乱を起こしやすい。また、バス・マスタ
は、別のバス・マスタによってアクセスされたときスレ
ーブとして応答するよう要求される可能性がある。バス
・マスタは、調停を介してバスの制御権を獲得でき、規
定されたバス・サイクルの実行を制御できる能力をもつ
ことを特徴とする。一般に、３つのタイプのバス・マス
タ、すなわち全機能コントローラ、特殊機能コントロー
ラ、及びプログラマブル特殊機能コントローラがある。
これらの基本的な相違は、フレキシビリティーの程度、
機能及びコストである。全機能バス・マスタは最もフレ
キシブルであり、最高の機能を有し、コストは最高であ
る。通常、全機能バス・マスタは、それ自体のプログラ
マブルＣＰＵをもち、オペレーティング・システム・ソ
フトウェアを含むすべてのシステム資源を制御すること
ができる。特殊機能コントローラは、最小のフレキシビ
リティー、機能及びコストを有する。通常、特殊機能コ
ントローラは、論理回路を使用するが、特殊機能を実行
するためにＣＰＵを使用せず、他のマスタからの援助を
ほとんどまたは全く必要としない。プログラマブル特殊
機能コントローラは、他の２種のコントローラの中間の
範囲をカバーする。特殊機能コントローラとプログラマ
ブル特殊機能コントローラの基本的相違は、バス・マス
タの機能／実行特性を修正できる能力をもつか否かであ
る。このような修正は、処理装置、またはセット可能な
レジスタを使って実施できる。

【００１９】ここで与えた定義では、ＣＰＵ３２及びＳ
ＣＳＩコントローラ４０は、ローカル・バス３４に直接
結合されたマスタ、またはローカル・バス３４上のマス
タとして機能できる。他方、入出力コントローラ５８、
ＤＳＰ５１、ＶＳＰ４６、及び恐らくマイクロ・チャネ
ル・スロットに装着されたアクセサリ・ボード４５はす
べて、入出力バス４４に直接結合されたマスタ、または
入出力バス４４上のマスタとして機能することができ
る。

【００２０】このような多数のマスタを使用すると、Ｂ
ＩＣ３５は、入出力バス及びローカル・プロセッサ・バ
ス３４へのアクセスを求める入出力バス４４に直接結合
された様々な装置間の調停、及び入出力バス４４とロー
カル・プロセッサ・バス３４へのアクセスを求めるロー
カル・プロセッサ・バス３４に直接結合されたマスタ装
置間の調停を行うように機能する。ＢＩＣ３５は、入出
力バス４４とのある種の信号の交換によって入出力バス
４４のための中央調停制御点（ＣＡＣＰ）として機能
し、またＣＡＣＰ、入出力バス４４、及びローカル・プ
ロセッサ・バス３４に直接結合されたマスタとのある種
の信号の交換によってローカル・バス調停制御点（ＬＢ
ＡＣＰ）としても機能する。

【００２１】この時点で、ＢＩＣ３５と各ローカル・バ
ス３４マスタ（図の実施例ではＣＰＵ３２とＳＣＳＩコ
ントローラ４０）は、バス調停専用の信号によって接続
されることに留意されたい。ＣＰＵ３２の場合には、こ
のような信号は、ＨＯＬＤ及びＨＬＤＡとして識別され
る。ＳＣＳＩコントローラ４０、及びローカル・プロセ
ッサ・バスに直接結合されたその他のマスタ装置の場合
は、ＢＲＱｎ＃及びＢＧＴｎ＃として識別される（小文
字の"ｎ"は、特定のマスタを識別する数字で置き換えら
れる）。ＢＲＱｎ＃は、ローカル・バス３４の制御権を
求める要求を示す、マスタからＢＩＣ３５のＬＢＡＣＰ
機能への出力である。ＢＲＱｎ＃は活動状態でＬＯＷの
信号である。これらのマスタは、対応するＢＲＱｎ＃を
活動状態に駆動し、ローカル・バス３４を駆動する前に
ＢＧＴｎ＃の断定を待つ。制御権を得たローカル・バス
・マスタは、ＢＧＴｎ＃が非活動状態でサンプリングさ
れたとき、またはローカル・バスの使用を終了したと
き、ＢＲＱｎ＃を非活動状態にする。ＢＲＱｎ＃を非活
動状態にすることは、アドレス・バス及びバス・サイク
ル定義信号が高インピーダンス状態に置かれていること
を示す標識として役立つ。

【００２２】ＢＧＴｎ＃は、マスタがローカル・バス３
４の制御権を与えられたことを示す、ＢＩＣ３５のＬＢ
ＡＣＰ機能からマスタへの出力である。ＢＧＴｎ＃は、
活動状態でＬＯＷの信号である。この信号は、ＢＲＱｎ
＃が非活動状態に駆動されるまで、または別のバス要求
がＬＢＡＣＰによって受け取られるまで、ＬＢＡＣＰに
よって活動状態に保持される。ＢＧＴｎ＃がＬＢＡＣＰ
によって非活動状態にされた場合、現ローカル・バス・
マスタは、現転送が完了し次第ローカル・バスを解放す
る（ＢＲＱｎ＃を非活動状態に駆動する）。前のマスタ
がＢＲＱｎ＃を非活動状態に駆動し最後の転送を完了す
るまで、保留中の次のローカル・バス要求に関して、Ｌ
ＢＡＣＰはＢＧＴｎ＃を活動状態に駆動しない。

【００２３】ＬＢＡＣＰ中では優先順位及び単純回転式
公平方式が実施されており、各ローカル・バス装置は、
最高の優先順位（装置"１"として識別される）から最低
の優先順位（装置"ｎ"として識別される。ｎは機能設計
で用意された最高の番号を表す）まで優先順位番号を割
り当てることによってランク付けされる。優先順位の高
い装置が優先順位の低い装置のバス獲得を妨げる可能性
があるため、ＬＢＡＣＰがデータ転送を終了した後、バ
ス・アクセス要求が保留状態であるのでＬＢＡＣＰは制
御権を得たマスタを非活動状態にし、他のすべての要求
装置がバス・サービスを受けるまで、そのバスをその装
置に与えない。

【００２４】入出力バス装置（入出力コントローラ５
８、ディジタル信号プロセッサ５１、ビデオ信号プロセ
ッサ４６など）が入出力バス４４を制御し、要求がロー
カル・バス３４上で保留中のときは、ＣＡＣＰ機能によ
って実行される入出力バス調停サイクルで、ＬＢＡＣＰ
がローカル・バス・マスタに代わって争奪を行う。ＬＢ
ＡＣＰ機能は、各マスタごとに異なる調停レベルを割り
当てられることができ、上述したように割り当てられた
優先順位を認識する。割り当てられた何れかの調停レベ
ルが入出力バス・レベルで勝利した場合、ＬＢＡＣＰ機
能はＢＵＲＳＴ＃を活動状態に駆動し、保留中の要求を
もつすべてのローカル・プロセッサ・バス・マスタの間
でバスの制御権を割り振る。

【００２５】知識のある読者なら認識できるように、メ
モリ・コントローラは通常、行アドレス選択（ＲＡＳ）
信号及び列アドレス選択（ＣＡＳ）信号を使って、シス
テム・メモリ（図３のメモリ３６など）のアクセスすべ
き特定の区域を選択する。多くのメモリ・コントローラ
は、性能を向上させるため、入出力サイクル及びＲＯＭ
サイクル中にＲＡＳ線を活動状態に保つ。このようなシ
ステムでは、次のメモリ・サイクルが以前に活動化され
たバンク及びページ内にある場合、メモリへのデータ・
アクセスが速くなる。そのようなメモリ制御論理回路
は、ＲＡＳが活動状態である最大許容時間が過ぎたと
き、リフレッシュ・サイクル中、及びメモリ・サイクル
が同じバンク及びページ内にないとき、ＲＡＳ線を非活
動状態にする。特に最後の場合、メモリ・アクセスの際
に必要なシフトを実施するために待機状態が必然的に導
入される。

【００２６】本発明によれば、そのような待機状態は、
ＲＡＳの予測的プレチャージによって減少または解消さ
れる。より具体的には、上記ですでに十分に検討したよ
うに、多重マスタ・パーソナル・コンピュータ・システ
ム内の様々なマスタが、メモリの異なるページを使用す
る可能性が高い。そのことを知ると、ＢＩＣ３５のメモ
リ・コントローラ機能は、マスタが関連するバスを捕促
する毎にＲＡＳ信号（活動状態の場合）を変化させる。
こうすることによって、メモリ・コントローラ機能は自
由により高速に第１サイクルにサービスすることができ
る。このような操作の様々なシーケンスを、図４ないし
図８により具体的に示す。

【００２７】図４では、新しいマスタの標識がないとき
にＲＡＳプレチャージが行われる。第１の点（１）で、
ローカル・バス・スレーブは、パイプライン化を要求
し、ローカル・プロセッサ・バスの現マスタは次のメモ
リ・アドレスを供給することができない。このとき、ロ
ーカル・バス調停制御点（ＬＢＡＣＰ）機能は、第２の
点（２）で、ローカル・バスがアイドル状態の間にＢＧ
Ｔ１＃を非活動状態にし、第１の装置は第３の点（３）
でＢＲＱ１＃を除去し、第４の点で他のいくつかの信号
を高インピーダンス状態に置く。ＬＢＡＣＰは、ＢＧＴ
２＃を活動状態にすることによって第５の点（５）で活
動マスタの変化を知らせる。その後、メモリ・コントロ
ーラ論理回路は、第６の点（６）でバンク及びページの
ミスを検出し、ＲＡＳプレチャージを引き起こす。

【００２８】図５のシーケンスでは、ＲＡＳプレチャー
ジが入出力バス調停サイクル中に行われる。ＬＢＡＣＰ
機能は、バスの優先使用を要求する入出力バス・マスタ
に応答して、第１の点（１）でＡＲＢ／ＧＮＴ＃及びＣ
ＡＣＰ＿ＨＯＬＤを活動状態にする。そのとき活動状態
の装置は、第２の点（２）でいくつかの信号を高インピ
ーダンス状態に置き、その後、ＢＲＱｎ＃を除去して、
第３の点（３）でバスを解放する準備ができていること
を示す。ＬＢＡＣＰ機能は、ＢＧＴｎ＃を非活動状態に
し、第４の点（４）でＮＥＷＭＡＳＴＥＲと呼ばれる信
号を活動状態にする。メモリ・コントローラ論理回路
は、ＮＥＷＭＡＳＴＥＲによって指示されたバス・マス
タの変化を検出し、第５の点（５）でＲＡＳ＃を非活動
状態にする。

【００２９】比較のため、図６は、ローカル・プロセッ
サ・バス上での調停中の同様なシーケンスを示す。図６
で、ローカル・バス・スレーブはパイプライン化を要求
し、ローカル・プロセッサ・バスの現マスタは第１の点
（１）で次のメモリ・アドレスを供給することができな
い。次に、ＬＢＡＣＰ機能は、第２の点（２）でローカ
ル・プロセッサ・バスがアイドル状態の間ＢＧＴ１＃を
非活動状態にし、第１の装置は第３の点（３）でＢＲＱ
１＃を除去し、第４の点（４）で他のいくつかの信号を
高インピーダンス状態に置く。ＬＢＡＣＰは、ＢＧＴ２
＃及びＮＥＷＭＡＳＴＥＲを活動状態にすることによっ
て、第５の点（５）で活動マスタの変化を知らせる。そ
の後、メモリ・コントローラ論理回路は、ＮＥＷＭＡＳ
ＴＥＲによって指示されたバス・マスタの変化を検出
し、第６の点（６）でＲＡＳ＃を非活動状態にする。

【００３０】図７に示すように、ＬＢＡＣＰがローカル
・バスをシステム・デフォールト・マスタまたはシステ
ム・プロセッサ３２に与えるときに、ＲＡＳプレチャー
ジを行うことができる。その場合、マスタ装置は、ＮＡ
＃に応答して、第１の点（１）でＢＲＱｎ＃を除去し
て、そのマスタ装置がローカル・バスを解放する準備が
できていることを示し、第２の点（２）で他のいくつか
の信号を高インピーダンス状態に置く。次に、ＬＢＡＣ
Ｐ機能は、第３の点（３）でＢＧＴｎ＃を非活動状態に
し、第４の点（４）でＨＯＬＤを非活動状態にし、ＮＥ
ＷＭＡＳＴＥＲを活動状態にする。その後、メモリ・コ
ントローラ論理回路は、ＮＥＷＭＡＳＴＥＲによって指
示されたバス・マスタの変化を検出し、第５の点（５）
でＲＡＳ＃を非活動状態にする。

【００３１】図８は、ＬＢＡＣＰがシステム・プロセッ
サをバンプし、ローカル・プロセッサ・バスを別の装置
に与えるときのシーケンスを示す。この場合、要求装置
は、第１の点（１）でＢＲＱｎ＃を活動化する。ＬＢＡ
ＣＰ機能は、活動状態のＢＲＱｎ＃を検出し、第２の点
（２）でＨＯＬＤを活動状態にする。システム・プロセ
ッサ３２はＨＬＤＡを返し、第３の点（３）で出力ドラ
イバをオフにする。ＬＢＡＣＰは、第４の点（４）でＨ
ＬＤＡを検出し、ＢＧＴｎ＃及びＮＥＷＭＡＳＴＥＲを
活動状態にする。メモリ・コントローラ論理回路は、Ｎ
ＥＷＭＡＳＴＥＲによって指示されるバス・マスタの変
化を検出し、第５の点（５）でＲＡＳ＃（そのとき活動
状態の場合）を非活動状態にする。

【００３２】

【発明の効果】データ処理バスに直接結合された複数の
「マスタ」装置がそのデータ処理バスに対する制御を調
停する、パーソナル・コンピュータの性能を向上させる
ことができる。

【図面の簡単な説明】

【図１】本発明を実施したパーソナル・コンピュータの
透視図である。

【図２】図１のパーソナル・コンピュータの、シャー
シ、カバー、及びプレーナ・ボードを含む、いくつかの
要素の展開透視図であり、それらの要素の間のある種の
関係を示す図である。

【図３】図１及び図２のパーソナル・コンピュータのい
くつかの構成要素の概略図である。

【図４】様々な動作状況で図３の構成要素の間に含まれ
るバス・インターフェース・コントローラの動作を示す
信号図である。

【図５】様々な動作状況で図３の構成要素の間に含まれ
るバス・インターフェース・コントローラの動作を示す
信号図である。

【図６】様々な動作状況で図３の構成要素の間に含まれ
るバス・インターフェース・コントローラの動作を示す
信号図である。

【図７】様々な動作状況で図３の構成要素の間に含まれ
るバス・インターフェース・コントローラの動作を示す
信号図である。

【図８】様々な動作状況で図３の構成要素の間に含まれ
るバス・インターフェース・コントローラの動作を示す
信号図である。

【符号の説明】

１０マイクロコンピュータ１１表示装置１２キーボード１４プリンタまたはプロッタ１５カバー１９シャーシ２０プレーナ・ボード３２システム・プロセッサ（ＣＰＵ）３４ローカル・プロセッサ・データ・バス３５バス・インターフェース・コントローラ（ＢＩ
Ｃ）３６揮発性ＲＡＭ（シングル・インライン・メモリ・
モジュールＳＩＭＭ）３８ＢＩＯＳＲＯＭ３９演算用コプロセッサ４０小型コンピュータ・システム・インターフェース
（ＳＣＳＩ）コントローラ４４入出力バス４５マイクロ・チャネル・アダプタ・カード（アクセ
サリ・ボード）４６ビデオ信号プロセッサ（ＶＳＰ）４８ビデオＲＡＭ（ＶＲＡＭ）４９ビデオＲＡＭ（ＶＲＡＭ）５０ディジタル−アナログ変換器（ＤＡＣ）５１ディジタル信号プロセッサ（ＤＳＰ）５８入出力コントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ルイス・アントニオ・エルナンデスアメリカ合衆国33427−2103、フロリダ州ボカ・ラトン、私書箱 3102 (72)発明者エリック・マスィセンアメリカ合衆国33486、フロリダ州ボカ・ラトン、７番ストリート、ノース・ウエスト 807番地 (72)発明者デニス・リー・モラーアメリカ合衆国33444、フロリダ州デルレイ・ビーチ、サウスリッジ・ロード 2531 番地 (72)発明者ジョナサン・ヘンリー・レイモンドアメリカ合衆国05453、ヴァーモント州エセックス・ジャンクション、私書箱 5394 (72)発明者エスマイル・タシャコリーアメリカ合衆国33445、フロリダ州デルレイ・ビーチ、22番アベニュー 102号、サウス・ウエスト 2935番地

Claims

【特許請求の範囲】

【請求項１】高速ローカル・プロセッサ・データ・バス
と、入出力データ・バスと、前記ローカル・プロセッサ・バスに直接結合されたマイ
クロプロセッサと、前記ローカル・プロセッサ・バスに結合された、データ
の揮発性記憶を行うための揮発性メモリと、前記ローカル・プロセッサ・バスと前記入出力データ・
バスの間で通信を行うために前記ローカル・プロセッサ
・バスに直接結合されかつ前記入出力データ・バスに直
接結合され、前記高速データ・バスへのアクセスを求め
る前記マイクロプロセッサと前記高速データ・バスに直
接結合された他のマスタ装置との間の調停を行い、前記
入出力データ・バスへのアクセスを求める前記入出力デ
ータ・バスに直接結合された任意の装置と前記高速デー
タ・バスとの間の調停を行い、行アドレス選択信号を前
記揮発性メモリに供給することによってアクセスすべき
データ記憶域を選択するように前記揮発性メモリに結合
され、前記ローカル・バスに許可されたアクセスの変化
に応答して前記揮発性メモリに供給される行アドレス選
択信号を変化させて前記揮発性メモリの潜在的に異なる
データ記憶域へのアクセスを準備する、バス・インター
フェース・コントローラとを含むパーソナル・コンピュ
ータ・システム。
【請求項２】前記バス・インターフェース・コントロー
ラが、前記ローカル・プロセッサ・バスに直接結合され
た任意のマスタ装置が前記ローカル・プロセッサ・バス
へのアクセスを調停するのに用いられるローカル・バス
調停制御点を定義し、かつ前記入出力データ・バスに直
接結合された任意の装置が前記入出力データ・バスへの
アクセスを調停するのに用いられる中央調停制御点を定
義し、さらに、前記各マスタ装置が、前記ローカル・プ
ロセッサ・バスの制御を求める要求を前記バス・インタ
ーフェース・コントローラに伝え、前記バス・インター
フェース・コントローラが、前記ローカル・プロセッサ
・バスの制御を求める要求の許可を前記各マスタ装置に
伝えることを特徴とする、請求項１に記載のパーソナル
・コンピュータ・システム。
【請求項３】前記バス・インターフェース・コントロー
ラが、前記ローカル・プロセッサ・バスに直接結合され
た任意のマスタ装置が前記ローカル・プロセッサ・バス
へのアクセスを調停するのに用いられるローカル・バス
調停制御点を定義し、かつ前記入出力データ・バスに直
接結合された任意の装置が前記入出力データ・バスへの
アクセスを調停するのに用いられる中央調停制御点を定
義し、さらに、前記マスタ装置の１つが、前記ローカル
・プロセッサ・バスを通常制御するデフォールト・マス
タであり、前記両制御点が入出力バス調停、優先使用及
びバースト・データ転送を示すとき前記入出力バス信号
を交換し、前記両制御点が、前記中央調停制御点による
調停の保留及びそのような保留の肯定応答を示す信号を
互いに交換し、前記ローカル・バス調停制御点が、前記
デフォールト・マスタによるアクセスの保留及びそのよ
うな保留の肯定応答を示す信号を前記デフォールト・マ
スタと交換することを特徴とする、請求項１に記載のパ
ーソナル・コンピュータ・システム。
【請求項４】高速データ・バスと、入出力データ・バスと、前記高速データ・バスに直接結合されたマイクロプロセ
ッサと、前記高速データ・バスに直接結合された、データの揮発
性記憶を行うための揮発性メモリと、データの非揮発性記憶を行うための記憶メモリ装置と、前記高速データ・バス及び前記記憶メモリ装置に直接結
合された、前記記憶メモリ装置との通信を調節するため
の記憶コントローラと、前記高速データ・バスと前記入出力データ・バスの間で
通信を行うために前記高速データ・バス及び前記入出力
データ・バスに結合され、前記高速データ・バスへのア
クセスを求める前記マイクロプロセッサと前記高速デー
タ・バスに直接結合された前記記憶コントローラとの間
の調停を行い、前記入出力データ・バスへのアクセスを
求める前記入出力データ・バスに直接結合された任意の
装置と前記高速データ・バスとの間の調停を行い、さら
に、行アドレス選択信号を前記揮発性メモリに供給する
ことによってアクセスすべきデータ記憶域を選択するよ
うに前記揮発性メモリに結合され、前記ローカル・バス
に許可されたアクセスの変化に応答して前記揮発性メモ
リに供給される行アドレス選択信号を変化させて前記揮
発性メモリの潜在的に異なるデータ記憶域へのアクセス
を準備する、バス・インターフェース・コントローラと
を含むパーソナル・コンピュータ・システム。
【請求項５】前記バス・インターフェース・コントロー
ラが、前記記憶コントローラが前記ローカル・プロセッ
サ・バスへのアクセスを調停するのに用いられるローカ
ル・バス調停制御点を定義し、かつ前記入出力データ・
バスに直接結合された任意の装置が前記入出力データ・
バスへのアクセスを調停するのに用いられる中央調停制
御点を定義し、さらに、前記記憶コントローラが、前記
ローカル・プロセッサ・バスの制御を求める要求を前記
バス・インターフェース・コントローラに伝え、前記バ
ス・インターフェース・コントローラが前記ローカル・
プロセッサ・バスの制御の許可を前記マイクロプロセッ
サ及び前記記憶コントローラの各々に伝えることを特徴
とする、請求項４に記載のパーソナル・コンピュータ・
システム。
【請求項６】前記バス・インターフェース・コントロー
ラが、前記記憶コントローラが前記ローカル・プロセッ
サ・バスへのアクセスを調停するのに用いられるローカ
ル・バス調停制御点を定義し、かつ前記入出力データ・
バスに直接結合された任意の装置が前記入出力データ・
バスへのアクセスを調停するのに用いられる中央調停制
御点を定義し、さらに、前記マイクロプロセッサが、前
記ローカル・プロセッサ・バスを通常制御するデフォー
ルト・マスタであり、前記両制御点が入出力バス調停、
優先使用及びバースト・データ転送を示す信号を前記入
出力バスと交換し、前記両制御点が、前記中央調停制御
点による調停の保留及びそのような保留の肯定応答を示
す信号を互いに交換し、前記ローカル・バス調停制御点
が、前記マイクロプロセッサによるアクセスの保留及び
そのような保留の肯定応答を示す信号を前記マイクロプ
ロセッサと交換することを特徴とする、請求項４に記載
のパーソナル・コンピュータ・システム。
【請求項７】高速データ・バスと、前記高速データ・バスに直接結合されたマイクロプロセ
ッサと、前記高速データ・バスに直接結合された演算用コプロセ
ッサと、前記高速データ・バスに直接結合された、データの揮発
性記憶を行うための揮発性メモリと、データの非揮発性記憶を行うための記憶メモリ装置と、前記高速データ・バス及び前記記憶メモリ装置に直接結
合された、前記記憶メモリ装置との通信を調節するため
の記憶コントローラと、入出力データ・バスと、前記入出力データ・バスに直接結合された入出力コント
ローラと、前記入出力データ・バスに直接結合されたディジタル信
号プロセッサと、前記入出力データ・バスに直接結合されたビデオ信号プ
ロセッサと、前記高速データ・バスと前記入出力データ・バスの間で
通信を行うために前記高速データ・バス及び前記入出力
データ・バスに結合され、前記高速データ・バスへのア
クセスを求める前記マイクロプロセッサと前記高速デー
タ・バスに直接結合された前記記憶コントローラとの間
の調停を行い、前記入出力データ・バスへのアクセスを
求める前記入出力データ・バスに直接結合された前記入
出力コントローラと前記ディジタル信号プロセッサと前
記ビデオ信号プロセッサと前記高速データ・バスの間の
調停を行い、さらに、行アドレス選択信号を前記揮発性
メモリに供給することによってアクセスすべきデータ記
憶域を選択するように前記揮発性メモリに結合され、前
記ローカル・バスに許可されたアクセスの変化に応答し
て前記揮発性メモリに供給される行アドレス選択信号を
変化させて前記揮発性メモリの潜在的に異なるデータ記
憶域へのアクセスを準備する、バス・インターフェース
・コントローラとを含むパーソナル・コンピュータ・シ
ステム。
【請求項８】前記バス・インターフェース・コントロー
ラが、前記記憶コントローラが前記ローカル・プロセッ
サ・バスへのアクセスを調停するのに用いられるローカ
ル・バス調停制御点を定義し、かつ前記入出力コントロ
ーラ及び前記ディジタル信号プロセッサ及び前記ビデオ
信号プロセッサが前記入出力データ・バスへのアクセス
を調停するのに用いられる中央調停制御点を定義し、さ
らに、前記記憶コントローラが、前記ローカル・プロセ
ッサ・バスの制御を求める要求を前記バス・インターフ
ェース・コントローラに伝え、前記バス・インターフェ
ース・コントローラが前記ローカル・プロセッサ・バス
の制御の許可を前記マイクロプロセッサ及び前記記憶コ
ントローラの各々に伝えることを特徴とする、請求項７
に記載のパーソナル・コンピュータ・システム。
【請求項９】前記バス・インターフェース・コントロー
ラが、前記記憶コントローラが前記ローカル・プロセッ
サ・バスへのアクセスを調停するのに用いられるローカ
ル・バス調停制御点を定義し、かつ前記入出力コントロ
ーラ及び前記ディジタル信号プロセッサ及び前記ビデオ
信号プロセッサが前記入出力データ・バスへのアクセス
を調停するのに用いられる中央調停制御点を定義し、さ
らに、前記マイクロプロセッサが、前記ローカル・プロ
セッサ・バスを通常制御するデフォールト・マスタであ
り、前記両制御点が入出力バス調停、優先使用及びバー
スト・データ転送を示す信号を前記入出力バスと交換
し、前記両制御点が、前記中央調停制御点による調停の
保留及びそのような保留の肯定応答を示す信号を互いに
交換し、前記ローカル・バス調停制御点が、前記マイク
ロプロセッサによるアクセスの保留及びそのような保留
の肯定応答を示す信号を前記マイクロプロセッサと交換
することを特徴とする、請求項７に記載のパーソナル・
コンピュータ・システム。