JPS62190999U - - Google Patents

Info

Publication number
JPS62190999U
JPS62190999U JP1986077840U JP7784086U JPS62190999U JP S62190999 U JPS62190999 U JP S62190999U JP 1986077840 U JP1986077840 U JP 1986077840U JP 7784086 U JP7784086 U JP 7784086U JP S62190999 U JPS62190999 U JP S62190999U
Authority
JP
Japan
Prior art keywords
memory
address
memory array
array
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1986077840U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986077840U priority Critical patent/JPS62190999U/ja
Priority to GB8709610A priority patent/GB2190771B/en
Priority to US07/046,424 priority patent/US4809234A/en
Publication of JPS62190999U publication Critical patent/JPS62190999U/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment

Description

【図面の簡単な説明】
第１図ａ，ｂはこの考案の一実施例によるメモ
リ装置全体及び要部を示すブロツク図、第２図ａ
，ｂは従来の６４ＫＤＲＡＭを用いたメモリ装置
全体及び要部を示すブロツク図、第３図ａ，ｂは
従来の２５６ＫＤＲＡＭを用いたメモリ装置全体
及び要部を示すブロツク図である。 １……マイクロプロセツサ又はシステムバス、
２……メモリアレイ、３ａ……アドレスデコード
回路（メモリアレイ選択手段）、５ａ……マドレ
スマルチプレクサ（アドレス生成手段）、１２…
…メモリ素子情報スイツチ（設定手段）。なお、
図中、同一符号は同一又は相当部分を示す。
補正 昭６２．３．３０ 実用新案登録請求の範囲を次のように補正する
。
【実用新案登録請求の範囲】 複数のメモリ素子から成るメモリアレイをメモ
リアドレス空間に複数個配置するとともに、上記
メモリアドレス空間の任意アドレスを指定するア
ドレス情報に基づき、複数個のメモリアレイの中
から１つのメモリアレイを選択するメモリアレイ
選択手段と、選択されたメモリアレイのロウアド
レスとカラムアドレスを生成するアドレス生成手
段とを備えたメモリ装置において、上記各メモリ
アレイ毎のメモリ素子の容量に対応するメモリ素
子情報を設定する設定手段を備え、かつ上記メモ
リアレイ選択手段を上記アドレス情報とメモリ素
子情報とに基づきメモリ素子の容量にあつたデコ
ードを行い、該当のメモリアレイを選択可能に構
成するとともに、上記アドレス生成手段を上記ア
ドレス情報に基づき最大容量のメモリ素子から成
るメモリアレイのロウアドレスとカラムアドレス
を生成可能に構成したことを特徴とするメモリ装
置。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のメモリ素子から成るメモリアレイをメモ
    リアドレス空間に複数個配置するとともに、上記
    メモリアドレス空間の任意アドレスを指定するア
    ドレス情報に基づき、複数個のメモリアレイの中
    から１つのメモリアレイを選択するメモリアレイ
    選択手段と、選択されたメモリアレイのロウアド
    レスとカラムアドレスを生成するアドレス生成手
    段とを備えたメモリ装置において、上記各メモリ
    アレイ毎のメモリ素子の容量に対応するメモリ素
    子情報を設定する設定手段を備え、かつ上記メモ
    リアレイ選択手段を上記アドレス情報とメモリ素
    子情報とに基づき最小容量のメモリ素子から成る
    メモリアレイを選択可能に構成するとともに、上
    記アドレス生成手段を上記アドレス情報に基づき
    最大容量のメモリ素子から成るメモリアレイのロ
    ウアドレスとカラムアドレスを生成可能に構成し
    たことを特徴とするメモリ装置。
JP1986077840U 1986-05-23 1986-05-23 Pending JPS62190999U (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1986077840U JPS62190999U (ja) 1986-05-23 1986-05-23
GB8709610A GB2190771B (en) 1986-05-23 1987-04-23 Memory device
US07/046,424 US4809234A (en) 1986-05-23 1987-05-06 Memory device including memories having different capacities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986077840U JPS62190999U (ja) 1986-05-23 1986-05-23

Publications (1)

Publication Number Publication Date
JPS62190999U true JPS62190999U (ja) 1987-12-04

Family

ID=13645244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986077840U Pending JPS62190999U (ja) 1986-05-23 1986-05-23

Country Status (3)

Country Link
US (1) US4809234A (ja)
JP (1) JPS62190999U (ja)
GB (1) GB2190771B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980850A (en) * 1987-05-14 1990-12-25 Digital Equipment Corporation Automatic sizing memory system with multiplexed configuration signals at memory modules
US4899272A (en) * 1987-10-23 1990-02-06 Chips & Technologies, Inc. Addressing multiple types of memory devices
US5040153A (en) * 1987-10-23 1991-08-13 Chips And Technologies, Incorporated Addressing multiple types of memory devices
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
JPH0333927A (ja) * 1989-06-29 1991-02-14 Canon Inc 電子機器
US5237672A (en) * 1989-07-28 1993-08-17 Texas Instruments Incorporated Dynamically adaptable memory controller for various size memories
US4951246A (en) * 1989-08-08 1990-08-21 Cray Research, Inc. Nibble-mode dram solid state storage device
JP3024767B2 (ja) * 1989-08-29 2000-03-21 株式会社日立製作所 アドレス供給システム
EP0419869A3 (en) * 1989-09-29 1992-06-03 Kabushiki Kaisha Toshiba Personal computer for accessing two types of extended memories having different memory capacities
US5005157A (en) * 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5012408A (en) * 1990-03-15 1991-04-30 Digital Equipment Corporation Memory array addressing system for computer systems with multiple memory arrays
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
EP0500915B1 (en) * 1990-09-17 2000-02-02 Samsung Semiconductor, Inc. Method of configuring a memory system
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
US5392252A (en) * 1990-11-13 1995-02-21 Vlsi Technology, Inc. Programmable memory addressing
US5627995A (en) * 1990-12-14 1997-05-06 Alfred P. Gnadinger Data compression and decompression using memory spaces of more than one size
US5530934A (en) * 1991-02-02 1996-06-25 Vlsi Technology, Inc. Dynamic memory address line decoding
US5301292A (en) * 1991-02-22 1994-04-05 Vlsi Technology, Inc. Page mode comparator decode logic for variable size DRAM types and different interleave options
US5448710A (en) * 1991-02-26 1995-09-05 Hewlett-Packard Company Dynamically configurable interface cards with variable memory size
US5638506A (en) * 1991-04-08 1997-06-10 Storage Technology Corporation Method for logically isolating a cache memory bank from a memory bank group
US5353417A (en) * 1991-05-28 1994-10-04 International Business Machines Corp. Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access
US5586303A (en) * 1992-02-12 1996-12-17 Integrated Device Technology, Inc. Structure and method for providing a cache memory of selectable sizes
TW390446U (en) * 1992-10-01 2000-05-11 Hudson Soft Co Ltd Information processing system
US5797033A (en) * 1995-03-31 1998-08-18 Cirrus Logic, Inc. Direct memory access for storing and retrieving data based on packet size
US5949997A (en) * 1997-01-03 1999-09-07 Ncr Corporation Method and apparatus for programming a microprocessor using an address decode circuit
US6067255A (en) * 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
JP2002189607A (ja) * 2000-12-22 2002-07-05 Nec Corp メモリ管理方法及び情報処理装置
US20050128873A1 (en) * 2003-12-16 2005-06-16 Labry Kenneth J. Acoustic device and method for determining interface integrity

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001786A (en) * 1975-07-21 1977-01-04 Sperry Rand Corporation Automatic configuration of main storage addressing ranges
US4400794A (en) * 1981-11-17 1983-08-23 Burroughs Corporation Memory mapping unit
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare
DE3148761C2 (de) * 1981-12-09 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Adressieren unterschiedlicher Speichereinheiten in einem Mikrorechnersystem
US4468731A (en) * 1981-12-15 1984-08-28 Honeywell Information Systems Inc. Identification apparatus for use in a controller to facilitate the diagnosis of faults
IT1153611B (it) * 1982-11-04 1987-01-14 Honeywell Inf Systems Procedimento di mappatura della memoria in sistema di elaborazione dati
US4566082A (en) * 1983-03-23 1986-01-21 Tektronix, Inc. Memory pack addressing system
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes

Also Published As

Publication number Publication date
GB2190771B (en) 1990-08-22
US4809234A (en) 1989-02-28
GB2190771A (en) 1987-11-25
GB8709610D0 (en) 1987-05-28

Similar Documents

Publication Publication Date Title
JPS62190999U (ja)
JPH029942U (ja)
EP0924707A3 (en) Synchronous dynamic random access memory architecture for sequential burst mode
JPS63126959U (ja)
JPS59148963A (ja) 記憶装置制御方式
JPH0358743U (ja)
JPS6222798U (ja)
JPS62135257U (ja)
JPS6381397U (ja)
JP2600345B2 (ja) ダイナミックランダムアクセスメモリのリフレッシュ受け渡し方法
WO1998020494A3 (en) Memory circuit and method of operation therefor
JPS6281250U (ja)
JPS63118646U (ja)
JPS63311547A (ja) メモリ拡張方式
JPS62121652U (ja)
JPH0265294U (ja)
JPH03130990A (ja) ダイナミック型ｒａｍ
JPH01144943U (ja)
JPH01151339U (ja)
JPS5920500U (ja) メモリ制御装置
JPS62295143A (ja) 再構成可能なサブアレイの形態でデ−タを供給するメモリアレイ
JPS63106986A (ja) メモリｉｃ
JPH0249292A (ja) メモリ回路
JPS6316336U (ja)
JPS6343246U (ja)