JPS63311547A - メモリ拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、アドレス空間を同じくする複数のメモリバン
クを用いて、メモリを拡張するメモリ拡張方式に関する
。

（ロ）従来の技術 一般に、１６ビツトのＣＰＵではアドレスバスの本数が
２０本であるので、ＣＰＵが直接アクセス可能なメモリ
領域は１Ｍバイトに限定きれる。

このため、同一のアドレス空間に複数のメモリバンクを
割り付け、これらメモリバンクの切換えを行って、アク
セス可能なメモリ領域を拡張していた。そして、通常、
この種の拡張方式では、１つのメモリバンクに１つのメ
モリ素子を対応させ、バンクを指定するバンク指定デー
タをデコードし、このデコード出力を各メモリ素子の選
択信号として利用することにより、バンク切換を行って
いた。

ところが、近年の半導体技術の進歩に伴い、メモリ素子
は増々大容量化の傾向にあり、マイクロコンピュータシ
ステムで欠かせないダイナミックＲＡＭにおいては、そ
の容量が１Ｍバイトにも達する。従って、従来のように
メモリバンク各々にメモリ素子を対応させる方式では、
このような大容量のメモリ素子を使用することができな
い。

そこで、特開昭６０−９５０５５号公報に開示されてい
るように、大容量のメモリ素子をその深さ方向にブロッ
ク分割し、各ブロックをアドレス空間を同じくする複数
のメモリバンクに割り付け、アドレス可能範囲がメモリ
バンクのアドレス空間より広い大容量のメモリ素子をも
、使用可能にしたメモリ拡張方式が、提案きれるように
なった。

（ハ）発明が解決しようとする問題点 上記公報に開示された方式は、１つのメモリ素子で複数
のメモリバンクを形成することができるが、バンクレジ
スタに設定されるバンク指定データそのものを、メモリ
バンクを構成するメモリ素子に、上位アドレスとして供
給していたので、例えば、メモリ素子にて構成される拡
張メモリを４ブロツクに分書１した場合には、これら４
つのブロックを、バンクＯ〜バンク４に割り付けること
しかできなかった。

このため、同一アドレス空間に、既にバンクＯ〜２とい
うようにバンクが割り付けられている場合、拡張メモリ
の複数のブロックを、既に割り付けられているバンク位
置以降に、例えば、バンク３〜６というように、連続し
て割り付けることはできず、又、メモリ素子の各ブロッ
クをバンク１．３，６．７というように、非連続なバン
ク位置に割り付けることも不可能であった。

従って、従来の設計を変更することなく、メモリを拡張
できないという問題点があった。

（ニ）問題点を解決するための手段 本発明は、アドレス可能範囲がメモリバンクのアドレス
空間より広いメモリ素子にて構成される拡張メモリを有
し、該拡張メモリを分割した各ブロックを、アドレス空
間を同じくする複数のメモリバンクとして割り付けるメ
モリ拡張方式であって、バンクを指定するバンク指定デ
ータを設定するためのバンクレジスタと、ＣＰＵの上位
アドレス及び前記バンク指定データに応じて前記拡張メ
モリの選択信号を生成する手段と、前記バンク指定デー
タを上位アドレスに変換する変換手段とを備え、該変換
手段にて変換された上位アドレスと前記ＣＰＵの下位ア
ドレスとを前記拡張メモリに供給するようにして、上記
問題点を解決するものである。

（＊）作用 本発明では、アドレス可能範囲がメモリバンクのアドレ
ス空間より広い大容量のメモリ素子を用いて、複数のメ
モリバンクを形成できると共に、このメモリ素子にて構
成される拡張メモリの分割した各ブロックを、所望のバ
ンク位置に割り付けることが可能となる。

（へ）実施例 第１図は、本発明を実現するメモリ拡張システムの構成
を示すブロック図であり、拡張メモリ（１）は、ＩＭワ
ード×１ビットの太古ｆｆｉＤＲＡＭ（１０）を、ＬＳ
Ｂ側８個及びＭＳＢ側８個の計１６個用いて２Ｍバイト
で構成され、この拡張メモリ（１）を１ブロツクが２５
６にバイトの８ブロツクに分割する実施例を示す。

図中、（２）はＡ、〜Ａｌ、の２０本のアドレスを発生
して、１Ｍバイトのアドレス空間を直接アクセス可能な
８０８６等のＣＰＵ、（３）はアドレスバス、（４）は
データバス、（５）はデータバス（４）を介して４ビツ
トのバンク指定データＢ５０−ＢＳ３が、ＣＰＵ（２）
により設定されるバンクレジスタ、（６）はバンク指定
データＢ５０−ＢＳ３をデコードするデコーダ、（７）
はバンク指定データＢＳＯ〜ＢＳ３を拡張メモｌバ１）
へめ上位アドレス＊Ａ１．〜＊Ａ、。に変換する変換回
路、（８）はローアドレス及びカラムアドレスのいずれ
か一方を、セレクト信号Ｒ／Ｃ３ＥＬに応じて拡張メモ
リ（１）の各ＤＲＡＭ（１０）に供給するマルチプレク
サ、（９）はＣＰＵ（２）が発生するリードライト信号
Ｒ／ＷやアドレスＡ、及び信号ＢＨＥを入力し、各ＤＲ
ＡＭ（１０）へのタイミング信号ＲＡＳ、ＣＡＳ、ＷＥ
、ＯＥを発生するタイミング発生回路である。

ところで、デコーダ（６）のＧ端子には、ＣＰＵ（２）
の上位アドレスＡ　ｓｓ及びＡＩ、を入力するＡＮＤゲ
ート（１１）の出力を入力することにより、アドレス１
ａｔＡ＋＊が共に「１」のときのみデコーダ（６）をイ
ネーブル状態としており、デ：】−ド出力Ｙ４〜Ｙｌｌ
をＯＲゲート（１２）にて論理和演算した出力を、拡張
メモリ（１）の選択信号ＤＲＡＭ−Ｃ８としている。又
、変換回路（７）は、バンク指定データＢＳＯ〜ＢＳ３
の他に、上位アドレスＡ　１　ｇ　ｍＡ　１　Ｂを入力
しており、Ａ１．、ＡＩ、が共に１１」のとき、第２図
に示すように、バンク指定データＢＳＯ〜ＢＳ３を上位
アドレス＊Ａ、、〜＊Ａ、。に変換する。そして、ＣＰ
Ｕ（２）のアドレスＡ、〜Ａ　１１のうち、ＡＩ〜Ａ　
Ｉ６をローアドレスとしてマルチプレクサ（８）の一方
の入力端子Ａに入力し、変換したアドレス＊Ａ１．〜＊
Ａ、。をＣＰＵのアドレスＡ　Ｉｔ　”’　Ａ　Ｉ　７
の上位アドレスとして付加したＡＩｌ〜Ａ１ｔ　、　＊
Ａｌａ〜＊Ａ８．を、カラムアドレスとしてマルチプレ
クサ（８）の他方の入力端子Ｂに入力している。

更に、タイミング信号発生回路（９）は、メモリ選択信
号ＤＲＡＭ−Ｃ８が発生したときのみ、各種タイミング
信号を各ＤＲＡＭ（１０）に人力するように構成されて
おり、アドレスＡ０及び信号ＢＨＥによってＬＳＢ側と
ＭＳＢ側の選択を行なう。

以上のように構成されているので、２Ｍバイトの拡張メ
モリ（１）の各ブロックθ〜８は、第３図に示すように
、アドレス空間Ｃ００ＯＯＨ−ＦＦＦＦＦＨにおいて、
メモリバンク４〜１１として割り付けられることとなる
。従って、メモリバンク１〜３が既に割り付けられてい
ても、その後にメモリバンクを連続して割り付け、メモ
リを拡張できる。勿論、変換回路（７）における変換の
仕方を変更すれば、メモリバンク２〜９、あるいは、メ
モリバンク３〜５及び９〜１３というように、８つの各
ブロックを所望のバンク位置に割り付けられる。

ところで、実際に第１図に示す回路を構成するときは、
破線で示す回路構成（１３）を、その入出力の論理が合
うように、プログラムアレイロジック（ＰＡＬ）にて構
成することが好ましい。

（ト）発明の効果 本発明に依れば、大容量のメモリ素子を用いて複数のメ
モリバンクを単に形成できるだけでなく、このメモリ素
子へ構成される拡張メモリの分割した各ブロックを、所
望のバンク位置に割り付けることが可能となるので、設
計の自由度が増し、従来の設計を変更することなくメモ
リの拡張が実現できる。

【図面の簡単な説明】 第１図は本発明を実現した拡張メモリシステムの実施例
を示すブロック図、第２図は変換回路の変換内容を示す
説明図、第３図は実施例のメモリマツプである。 （１）・・・拡張メモリ、　　（２）・・−ＣＰＵ、　
　（３）・・・アドレスバス、（５）・・・バンクレジ
スタ、（６）・・・デコーダ、　（７）・・・変換回路
、　（１０）・・・ＤＲＡＭ。

Claims (1)

【特許請求の範囲】
1. （１）アドレス可能範囲がメモリバンクのアドレス空間
   より広いメモリ素子にて構成される拡張メモリを有し、
   該拡張メモリを分割した各ブロックを、アドレス空間を
   同じくする複数のメモリバンクとして割り付けるメモリ
   拡張方式であって、バンクを指定するバンク指定データ
   を設定するためのバンクレジスタと、ＣＰＵの上位アド
   レス及び前記バンク指定データに応じて前記拡張メモリ
   の選択信号を生成する手段と、前記バンク指定データを
   上位アドレスに変換する変換手段とを備え、該変換手段
   にて変換された上位アドレスと前記ＣＰＵの下位アドレ
   スとを前記拡張メモリに供給するようにしたことを特徴
   とするメモリ拡張方式。