JPS6343563Y2 - - Google Patents
Info
- Publication number
- JPS6343563Y2 JPS6343563Y2 JP1986196453U JP19645386U JPS6343563Y2 JP S6343563 Y2 JPS6343563 Y2 JP S6343563Y2 JP 1986196453 U JP1986196453 U JP 1986196453U JP 19645386 U JP19645386 U JP 19645386U JP S6343563 Y2 JPS6343563 Y2 JP S6343563Y2
- Authority
- JP
- Japan
- Prior art keywords
- area
- memory
- address
- ram
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Description
＜技術分野＞
本考案は、マイクロプロセツサにおいてCPU
が直接アクセスできるRAMアドレスを超えて
RAM又はROMを拡張する場合の拡張メモリの
制御装置に関する。 ＜従来技術＞ 最近のように高集積化に伴う16K×１や64K×
１構成のRAMを、マイクロプロセツサを使つた
装置にいかにして効率的に使用するかということ
は、CPUが直接にアクセスできるアドレツシン
グとの関係でシステム設計上重要な問題となつて
いる。そして、マイクロプロセツサでは、CPU
を動作させるためのハード領域となるシステムエ
リアと、ユーザプログラム等を記憶するユーザエ
リアが例えば16KバイトのRAMの中を二分して
それぞれ設けられている。 ＜考案が解決しようとする問題点＞ ところがユーザの要求によりユーザエリアを拡
張したい場合が往々にして生ずる。例えば16Kバ
イトのRAMを上位8Kバイトをシステムエリアと
し下位8Kバイトをユーザエリアとして構成され
ているマイクロプロセツサにおいてユーザエリア
のみを拡張したい場合、従来は、システムエリア
と拡張されたユーザエリアのアドレスが重なり合
うことを防止するため、16KバイトのRAMを拡
張用メモリとして使用するときは上位8Kバイト
を空白のまま使用しないでおくか、或いは8Kバ
イトのRAMを拡張用メモリとして使用する方法
が用いられていたから、メモリの使用効率がはな
はだ悪くなりアドレツシングに長時間を要するな
どの欠点があつた。 本考案は上記欠点を解消した拡張メモリ制御装
置を提供するものである。 ＜問題を解決するための手段＞ ユーザエリアとシステムエリアを二分した基本
メモリ（ランダムアクセスメモリ）を備えたマイ
クロプロセツサにおいて、前記基本メモリと同容
量のチツプからなる拡張メモリで前記ユーザエリ
アを拡張させる構成とすると共に該基本メモリの
アドレスを行なうｎビツトからなるアドレス選択
信号の最上位ビツトの信号と、拡張メモリ及びそ
の前半エリアと後半エリアを指定する関連信号と
に基づいてチツプセレクト信号と前、後半エリア
を指示するアドレスコントロール信号を発生する
アドレス回路を設け、ユーザエリアを構成する拡
張メモリを付加したとき上記チツプセレクト信号
とアドレスコントロール信号により拡張メモリの
選択とその前半、後半エリアの選択をさせるよう
構成して基本メモリと同容量のチツプ単位でユー
ザエリアを拡張し得る拡張メモリの制御装置。 ＜作用＞ 本考案はユーザエリアとシステムエリアを二分
した基本メモリに対し、前記ユーザエリアを基本
メモリと同容量単位で拡張させても、基本メモリ
のアドレスを行なうｎビツトからなるアドレス選
択信号の最上位ビツトの信号と、拡張メモリ及び
その前半エリアと後半エリアを指定する関連信号
とに基づいてチツプセレクト信号と前半、後半エ
リアを指示するアドレスコントロール信号を発生
するアドレス回路を設けているので、システムエ
リアとユーザエリアの重なりをなくし、しかもユ
ーザエリアを基本メモリと同容量のチツプ単位で
拡張できる。 ＜実施例＞ 以下、本考案を実施例の図面に基いて詳細に説
明する。 第１図に本考案実施例の全体構成図を示す。
CPU１、アドレスバスライン２、データバスラ
イン３、基本エリアであるRAM1４、ROM５及
びＩ／Ｏポート６はマイクロプロセツサが基本的
に備えているものであり、これに対してRAM2，
RAM3，RAM4７及びRAMアドレス回路８がメ
モリエリアの拡張に際して付加される。 第２図は、基本エリアであるRAM1４が16Kバ
イトのRAMから成り、そのうちの半分の8Kバイ
トをシステムエリアとして使用し、残り半分の
8Kバイトをユーザエリアとして使用するマイク
ロプロセツサに対し、３個の16KバイトRAM７，
７，７をすべてユーザエリアとして拡張付加する
場合の構成を示している。 Ｉ／Ｏポート６はCPU１からのアドレス選択
信号に基いて関連信号R0，R1，R2を発し、この
関連信号及びアドレス情報によりRAMアドレス
回路８がチツプセレクト信号S1，S2，S3…及びア
ドレスコントロール信号C2，C3…を発生させる。
アドレス選択信号はA1〜A14の14ビツトにより０
番から２14＝16384番までが形成され、ユーザエ
リアは1 2 3…13 14０からA1，A2，A3…
A13，14（8191）までの範囲でアクセスされシ
ステムエリアは1 2 3…13A14（8192）からA1，
A2，A3…A13，A14（16384）までの範囲でアクセ
スされる。従つて、ユーザエリアは常に最上位ビ
ツトA14＝０である。また、Ｉ／Ｏポート６から
出力される関連信号R0，R1，R2は次表の通りで
ある。
が直接アクセスできるRAMアドレスを超えて
RAM又はROMを拡張する場合の拡張メモリの
制御装置に関する。 ＜従来技術＞ 最近のように高集積化に伴う16K×１や64K×
１構成のRAMを、マイクロプロセツサを使つた
装置にいかにして効率的に使用するかということ
は、CPUが直接にアクセスできるアドレツシン
グとの関係でシステム設計上重要な問題となつて
いる。そして、マイクロプロセツサでは、CPU
を動作させるためのハード領域となるシステムエ
リアと、ユーザプログラム等を記憶するユーザエ
リアが例えば16KバイトのRAMの中を二分して
それぞれ設けられている。 ＜考案が解決しようとする問題点＞ ところがユーザの要求によりユーザエリアを拡
張したい場合が往々にして生ずる。例えば16Kバ
イトのRAMを上位8Kバイトをシステムエリアと
し下位8Kバイトをユーザエリアとして構成され
ているマイクロプロセツサにおいてユーザエリア
のみを拡張したい場合、従来は、システムエリア
と拡張されたユーザエリアのアドレスが重なり合
うことを防止するため、16KバイトのRAMを拡
張用メモリとして使用するときは上位8Kバイト
を空白のまま使用しないでおくか、或いは8Kバ
イトのRAMを拡張用メモリとして使用する方法
が用いられていたから、メモリの使用効率がはな
はだ悪くなりアドレツシングに長時間を要するな
どの欠点があつた。 本考案は上記欠点を解消した拡張メモリ制御装
置を提供するものである。 ＜問題を解決するための手段＞ ユーザエリアとシステムエリアを二分した基本
メモリ（ランダムアクセスメモリ）を備えたマイ
クロプロセツサにおいて、前記基本メモリと同容
量のチツプからなる拡張メモリで前記ユーザエリ
アを拡張させる構成とすると共に該基本メモリの
アドレスを行なうｎビツトからなるアドレス選択
信号の最上位ビツトの信号と、拡張メモリ及びそ
の前半エリアと後半エリアを指定する関連信号と
に基づいてチツプセレクト信号と前、後半エリア
を指示するアドレスコントロール信号を発生する
アドレス回路を設け、ユーザエリアを構成する拡
張メモリを付加したとき上記チツプセレクト信号
とアドレスコントロール信号により拡張メモリの
選択とその前半、後半エリアの選択をさせるよう
構成して基本メモリと同容量のチツプ単位でユー
ザエリアを拡張し得る拡張メモリの制御装置。 ＜作用＞ 本考案はユーザエリアとシステムエリアを二分
した基本メモリに対し、前記ユーザエリアを基本
メモリと同容量単位で拡張させても、基本メモリ
のアドレスを行なうｎビツトからなるアドレス選
択信号の最上位ビツトの信号と、拡張メモリ及び
その前半エリアと後半エリアを指定する関連信号
とに基づいてチツプセレクト信号と前半、後半エ
リアを指示するアドレスコントロール信号を発生
するアドレス回路を設けているので、システムエ
リアとユーザエリアの重なりをなくし、しかもユ
ーザエリアを基本メモリと同容量のチツプ単位で
拡張できる。 ＜実施例＞ 以下、本考案を実施例の図面に基いて詳細に説
明する。 第１図に本考案実施例の全体構成図を示す。
CPU１、アドレスバスライン２、データバスラ
イン３、基本エリアであるRAM1４、ROM５及
びＩ／Ｏポート６はマイクロプロセツサが基本的
に備えているものであり、これに対してRAM2，
RAM3，RAM4７及びRAMアドレス回路８がメ
モリエリアの拡張に際して付加される。 第２図は、基本エリアであるRAM1４が16Kバ
イトのRAMから成り、そのうちの半分の8Kバイ
トをシステムエリアとして使用し、残り半分の
8Kバイトをユーザエリアとして使用するマイク
ロプロセツサに対し、３個の16KバイトRAM７，
７，７をすべてユーザエリアとして拡張付加する
場合の構成を示している。 Ｉ／Ｏポート６はCPU１からのアドレス選択
信号に基いて関連信号R0，R1，R2を発し、この
関連信号及びアドレス情報によりRAMアドレス
回路８がチツプセレクト信号S1，S2，S3…及びア
ドレスコントロール信号C2，C3…を発生させる。
アドレス選択信号はA1〜A14の14ビツトにより０
番から２14＝16384番までが形成され、ユーザエ
リアは1 2 3…13 14０からA1，A2，A3…
A13，14（8191）までの範囲でアクセスされシ
ステムエリアは1 2 3…13A14（8192）からA1，
A2，A3…A13，A14（16384）までの範囲でアクセ
スされる。従つて、ユーザエリアは常に最上位ビ
ツトA14＝０である。また、Ｉ／Ｏポート６から
出力される関連信号R0，R1，R2は次表の通りで
ある。
【表】
第３図に、基本エリア（０〜16K）に対して拡
張エリア（16K〜64K）が付加された場合の
RAMアドレス回路の具体例を示す。基本エリア
を構成するRAM1を呼び出すチツプセレクト信号
S1の論理は、 S1＝（0 1 2＋A14） ……(1) であつて、オアゲート８１がこれを出力する。こ
こにアドレスデータの最上位ビツトA14が入力さ
れている理由は、基本エリア以外のエリアが選択
されている際にシステムエリアのアドレスを示す
A14＝１のアドレスが出力されると無条件に基本
エリアを選択するためである。また、基本エリア
RAM1は、アドレス情報A1，A2…A14により指定
番地が選択される。 拡張エリアを構成するRAM2を呼び出すチツプ
セレクト信号S2の論理は S2＝（R0 1 2）14 ＋（0R1 2）14
……(2)であつて、アンドゲート８２，８３，８
４，８５およびオアゲート８６から成る論理回路
がこれを出力している。また、アドレス情報は
A1，A2…A13がアドレスデータバスから直接供給
されるが、最上位ビツトA14だけはANDゲート
８５の出力が供給される。このような構成によ
り、A14＝１のときに拡張エリアのアドレス選択
が禁止され、14＝１であつて且つ（R0 1 2）＝
１のときに16KB〜24KBのエリア即ち第２図に
おいて左半分に示したエリア（Ｘ）が選択され、
A14＝１であつて且つ（0R1 2）＝１のときに
24KB〜32KBのエリア即ち第２図において右半
分に示したエリア（Ｙ）が選択される。 同様にしてRAM3のチツプセレクト信号S3の論
理は、 S3＝（R0R1 2）14 ＋（0 1R2）14
……(3)であり、アドレス情報の最上位端子A14に
は（0 1R2）14の出力が供給される。以下同様
にして、表１に従いチツプセレクト信号の論理が
構成され、ｘ＝１のときに半分のエリア（Ｘ）が
選択されｙ＝１のときに残り半分のエリア（Ｙ）
が選択される。 ＜効 果＞ 本考案によれば、RAMのユーザエリアを指定
するアドレス選択信号として、例えばアドレス選
択信号の最上位ビツトA14を利用し、A14＝１の
ときにシステムエリアが選択され、14＝１のと
きにユーザエリアが選択されていることとし、拡
張RAMをすべてユーザエリアに使用したい場合
は14＝１であることと拡張メモリ及びその前
半、後半のエリアを指定する関連信号とに基づく
チツプセレクト信号とアドレスコントロール信号
により拡張RAMのチツプ選択を行うよう構成し
たからユーザエリアとシステムエリアの重なり合
いが完全に防止された。また、拡張RAMについ
てもアドレスデータバスラインからアドレス情報
を受け、唯、拡張RAMのエリアのうち基本
RAMのシステムエリアに対応する部分を支配す
るアドレス情報例えばA14だけRAMアドレス回
路から供給しているから、拡張RAM全体を有効
に使用することができ、しかもすべてのアドレス
を連続的に制御することができ、ソフトウエアの
負担を非常に軽減させることができる。
張エリア（16K〜64K）が付加された場合の
RAMアドレス回路の具体例を示す。基本エリア
を構成するRAM1を呼び出すチツプセレクト信号
S1の論理は、 S1＝（0 1 2＋A14） ……(1) であつて、オアゲート８１がこれを出力する。こ
こにアドレスデータの最上位ビツトA14が入力さ
れている理由は、基本エリア以外のエリアが選択
されている際にシステムエリアのアドレスを示す
A14＝１のアドレスが出力されると無条件に基本
エリアを選択するためである。また、基本エリア
RAM1は、アドレス情報A1，A2…A14により指定
番地が選択される。 拡張エリアを構成するRAM2を呼び出すチツプ
セレクト信号S2の論理は S2＝（R0 1 2）14 ＋（0R1 2）14
……(2)であつて、アンドゲート８２，８３，８
４，８５およびオアゲート８６から成る論理回路
がこれを出力している。また、アドレス情報は
A1，A2…A13がアドレスデータバスから直接供給
されるが、最上位ビツトA14だけはANDゲート
８５の出力が供給される。このような構成によ
り、A14＝１のときに拡張エリアのアドレス選択
が禁止され、14＝１であつて且つ（R0 1 2）＝
１のときに16KB〜24KBのエリア即ち第２図に
おいて左半分に示したエリア（Ｘ）が選択され、
A14＝１であつて且つ（0R1 2）＝１のときに
24KB〜32KBのエリア即ち第２図において右半
分に示したエリア（Ｙ）が選択される。 同様にしてRAM3のチツプセレクト信号S3の論
理は、 S3＝（R0R1 2）14 ＋（0 1R2）14
……(3)であり、アドレス情報の最上位端子A14に
は（0 1R2）14の出力が供給される。以下同様
にして、表１に従いチツプセレクト信号の論理が
構成され、ｘ＝１のときに半分のエリア（Ｘ）が
選択されｙ＝１のときに残り半分のエリア（Ｙ）
が選択される。 ＜効 果＞ 本考案によれば、RAMのユーザエリアを指定
するアドレス選択信号として、例えばアドレス選
択信号の最上位ビツトA14を利用し、A14＝１の
ときにシステムエリアが選択され、14＝１のと
きにユーザエリアが選択されていることとし、拡
張RAMをすべてユーザエリアに使用したい場合
は14＝１であることと拡張メモリ及びその前
半、後半のエリアを指定する関連信号とに基づく
チツプセレクト信号とアドレスコントロール信号
により拡張RAMのチツプ選択を行うよう構成し
たからユーザエリアとシステムエリアの重なり合
いが完全に防止された。また、拡張RAMについ
てもアドレスデータバスラインからアドレス情報
を受け、唯、拡張RAMのエリアのうち基本
RAMのシステムエリアに対応する部分を支配す
るアドレス情報例えばA14だけRAMアドレス回
路から供給しているから、拡張RAM全体を有効
に使用することができ、しかもすべてのアドレス
を連続的に制御することができ、ソフトウエアの
負担を非常に軽減させることができる。
第１図は本考案実施例の全体システム構成図、
第２図は第１図の要部を示す回路ブロツク図、第
３図は第２図の部分を具体的に示す回路図であ
る。 １……CPU、４……基本エリア、７……拡張
エリア、８……RAMアドレス回路。
第２図は第１図の要部を示す回路ブロツク図、第
３図は第２図の部分を具体的に示す回路図であ
る。 １……CPU、４……基本エリア、７……拡張
エリア、８……RAMアドレス回路。
Claims (1)
- ユーザエリアとシステムエリアを二分した基本
メモリ（ランダムアクセスメモリ）を備えたマイ
クロプロセツサにおいて、前記基本メモリと同容
量のチツプからなる拡張メモリで前記ユーザエリ
アを拡張させる構成とすると共に該基本メモリの
アドレスを行なうｎビツトからなるアドレス選択
信号の最上位ビツトの信号と、拡張メモリ及びそ
の前半エリアと後半エリアを指定する関連信号と
に基づいてチツプセレクト信号と前、後半エリア
を指示するアドレスコントロール信号を発生する
アドレス回路を設け、ユーザエリアを構成する拡
張メモリを付加した場合上記チツプセレクト信号
とアドレスコントロール信号により拡張メモリの
選択とその前半、後半エリアの選択をさせるよう
構成して基本メモリと同容量のチツプ単位でユー
ザエリアを拡張し得る拡張メモリの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986196453U JPS6343563Y2 (ja) | 1986-12-18 | 1986-12-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986196453U JPS6343563Y2 (ja) | 1986-12-18 | 1986-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166543U JPS62166543U (ja) | 1987-10-22 |
| JPS6343563Y2 true JPS6343563Y2 (ja) | 1988-11-14 |
Family
ID=31155287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986196453U Expired JPS6343563Y2 (ja) | 1986-12-18 | 1986-12-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343563Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5480631U (ja) * | 1977-11-19 | 1979-06-07 |
-
1986
- 1986-12-18 JP JP1986196453U patent/JPS6343563Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62166543U (ja) | 1987-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002086B1 (ko) | 데이터 처리장치 | |
| JPH03254497A (ja) | マイクロコンピュータ | |
| US5329631A (en) | Microprocessor system for effectively using a part of an address space | |
| JPS6343563Y2 (ja) | ||
| JPS60189561A (ja) | メモリアクセス制御方式 | |
| JPH05233834A (ja) | シングルチップマイクロコンピュータ | |
| JP4015867B2 (ja) | アドレス信号出力装置 | |
| JPS645341B2 (ja) | ||
| JPS61128347A (ja) | メモリアドレス設定方式 | |
| JPH0697437B2 (ja) | バス切替方式 | |
| JP3449749B2 (ja) | 情報処理装置 | |
| KR950000124B1 (ko) | 다이나믹형 메모리의 액세스 방법 및 데이타 처리 시스템의 구축 방법과 데이타 처리 시스템 | |
| JPH08110900A (ja) | シングルチップマイクロコンピュータ | |
| JPS61253559A (ja) | マイクロプロセツサ | |
| JPH0251724A (ja) | ディスク制御装置 | |
| JPS59144966A (ja) | デ−タ処理装置 | |
| KR930009061B1 (ko) | 메모리 억세스 장치 | |
| JPS6386047A (ja) | メモリ拡張アドレス方式 | |
| JPS6155694B2 (ja) | ||
| JPS60250450A (ja) | メモリエリア切換回路 | |
| JPS6230660B2 (ja) | ||
| JPH0588973A (ja) | シングルチツプマイクロコンピユータ | |
| JPS61196496A (ja) | 記憶装置 | |
| JPH01224853A (ja) | メモリ制御装置 | |
| JPS60245060A (ja) | マイクロコンピユ−タ装置 |