KR900002496Y1 - 메모리 영역 확장 회로 - Google Patents

메모리 영역 확장 회로 Download PDF

Info

Publication number
KR900002496Y1
KR900002496Y1 KR2019870010404U KR870010404U KR900002496Y1 KR 900002496 Y1 KR900002496 Y1 KR 900002496Y1 KR 2019870010404 U KR2019870010404 U KR 2019870010404U KR 870010404 U KR870010404 U KR 870010404U KR 900002496 Y1 KR900002496 Y1 KR 900002496Y1
Authority
KR
South Korea
Prior art keywords
memory
page
bank
address
signal
Prior art date
Application number
KR2019870010404U
Other languages
English (en)
Other versions
KR890001271U (ko
Inventor
강병동
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR2019870010404U priority Critical patent/KR900002496Y1/ko
Publication of KR890001271U publication Critical patent/KR890001271U/ko
Application granted granted Critical
Publication of KR900002496Y1 publication Critical patent/KR900002496Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/261—Microinstruction address formation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Abstract

내용 없음.

Description

메모리 영역 확장 회로
제 1 도는 종래의 메메뢰 상용 블럭도.
제 2 도는 본 고안의 구체회로도.
제 3 도는 메모리 보드의 뱅크 및 페이지 메모리 맵 구성도.
제 4 도는 제 2 도중 메모리 보드의 구체회로도.
제 5 도는 제 4 도의 메모리 맵 구성도.
* 도면에 주요부분에 대한 부호의 설명
10 : 멀티플렉서 20 : 타이밍 제어부
30 : 제1버퍼 40 : 어드레스 확장부
50 : 제2버퍼 60 : 메모리 보드
본 고안은 메모리 영역화장에 관한 것으로, 특히 8비트 마이크로 프로세서를 이용하여 1메가 영역의 메모리를 억세스할 수 있는 영역확장 회로에 관한 것이다.
일반적으로 8비트 마이크로프로세서는 16비트의 어드레스를 갖고 있어 메모리가 저장용량에 한계가 있어왔다.
제 1 도는 종래의 메모리 사용방법을 나타내는 블럭도로서, 마이크 로프로세서(1), 메모리(2)와 디코더 및 콘트롤부(3)구성되어 있다. 따라서 마이크 로프로세서(1)에서 메모리(2)의 내용을 억세스하기 위한 최대 어드레스 수용능력을 64K(215)로 한정되었으므로, 메모리 공간의 최대저장 능력은 64K바이트 였으며 64K바이트 이상의 메모리 영역의 필요한 경우에서는 사용이 불가능한 문제점이 있었다.
따라서 본 고안의 목적은 8비트 마이크 로프로세서를 사용하는 시스템에서 제한된 메모리 영역은 확정하여 억세스할 수 있는 메모리 영역 확장회로를 제공함에 있다.
이하 본 고안은 도면을 참조하여 상세히 설명한다.
제 2 도는 본 고안의 구체회로도로서, 8비트 마이크 로프로세서(1)와 뱅크 및 페ㅐ이지 단위의 메모리 맵으로 구성되어 있어서, 뱅크 선텍어드레스(A19-A16)및 페이지 선택 어드레스(A15-A12)에 의한 해당 메모리의 뱅크 및 페이지 영역에 선택되어 상기 마이크 로프로세서(1)의 제 1 어드레스(A11-A0)에 의해 해당 영겨이 억게스되는 메모리보드(60)와, 상기 마이크 로프로세서(1)에서 발생하는 제2어드레스(A3-A0) 또는 제 3 어드레스(A15-A12)를 I/O요구신호의 상태에 따라 선택출력하는 멀티플렉스(10)와, 게이트(21, 22)로 구성되어 I/O동작싸이클신호(WR)신호 발생시 제1인에이블 신호를 발생하고, 리드신호(RD)발생시 제 2 인에이블 신호를 발생하는 타이밍 제어부(20)와, 상기 제1인에이블 신호 발생시 상기 마이크 로프로세서(1)에서 출력하는 뱅크선택 데이타(D7-D4) 및 페이지 선택데이타(D3-D0)를 출력하는 제1버퍼 (30)와, 뱅크 메모리(41) 및 페이지 메모리(42)로 구성되어 상기 제1인에이블 신호 발생시 멀티플렉서 (10)를 출력하는 제2어드레스(A3-A0)위치의 뱅크 및 페이지메모리 (41, 42)에 상기 뱅크 및 페이지 선택데이타(D7-D4, D3-D0)를 각각 기록하며, 제1인에비블 신호 해제시 상기 멀티플렉서(10)를 출력하는 제3어드레스(A15-A12) 위치의 데이타를 리드 또는 라이트하여 상기 뱅크 및 페이지 선택 어드레스(A19-A16, A15-A12)로 상기 메모리보드(60)로 인가하는 어드레스 확장부(40)와, 상기 제2인에이블 신호 발생시 상기 뱅크 및 페이지 선택어드레스(A19-A16, A15-A12)를 입력하여 상기 마이크로 프로세서(1)가 리드할 수 있도록 출력하는 제2버퍼(50)로 구성된다.
제 3 도는 상기 제 2 도중 메모리보드(60)에 메모리 맵 구성도로서, 뱅크 선택어드레스(A19-A16)에 의해 16개의 뱅크중 해당 뱅크가 선택되며, 페이지 선택어드레스(A15-A12)에 의해 선택된 뱅크의 16페이지 영역중 해당 페이지 영역에 선택된다. 이때 상기 메모리보드(60)가 1M바이트의 메모리 맵으로 구성되어 있을시, 1뱅크 영역은 64킬로 바이트 영역이 되고, 1페이지 영역은 4킬로바이트 영역이 된다.
제 4 도는 제 2 도중 메모리보트(60)의 구체회로도로서, 16킬로 바이트의 메모리 용량을 갖는 반도체 메모리(롬 : 27128)로 구성하는 경우의 일실시예도이다.
그 구성은 상기 뱅크 선택어드레스(A19-A16)를 디코딩하여 뱅크 선택신호(BS16-BS1)를 발생하는뱅크디토더(BD1, BD2)와, 상기 뱅크 선택신호(BS16-BS1)중 해당 뱅크 선택신호에 의해 인에이블되어 상기 페이지 선택어드레스(A15-A12) 어드레스 중 A15-A14어드레스 신호의 상태에 의해 4개 페이지 영역 단위의 선택 신호를 발생하는 페이지 디코더(PD16-PD1)와, 상기 페이지 디코더(PD16-PD1)의 출력에 의해 선택되며, 상기 페이지 선택어드레스(A15-A12)중 A13-A12어드레스에 의해 해당 페이지가 선택되며 마이크로 프로세서(1)에서 발생하는 제 1 어드레스(A11-A0)에 의해 억세스되는 메모리(MEM)로 구성된다.
이때 상기 페이지 디코더(PD16-PD1) 2×4 디코러로 구성되는 이유는 상기 반도체 메모리)27128)가 16킬로바이트 용량을 갖으므로, 4개의 페이지 영역을 갖기 때문이다.
제 5 도는 제 4 도와 같은 메모리(MEM)의 맵 구성이다.
상술한 구성에 의거 본 고안을 제 2,3,4,5도를 참조하여 상세히 설명한다.
먼저 메모리보르(60)의 원하는 뱅크 및 페이지 영역을 억세스하기 위해서는 I/O동작 싸이클(I/O operationg cycle)로 원하는 I/O포트에 뱅크 및 페이지 선택 데이타를 이용하여 메모리보드(60)의 뱅크 및 페이지를 선택한후 선태된 페이지 영역에 어드레스를 인하여 메모리 내용을 억세스하게 된다. 이때 상기 메모리보트(60)의 메모리 영역은 제 3 도와 같이 1M바이트로 구성할 수 있으며, 이를 64킬로 바이트 단위로 16개의 뱅크를 구성하고, 다시 각 뱅크를 16개의 페이지로 구성한다. 따라서 1페이지 영역은 4킬로 바이트 영역을 갖게되며, 1뱅크 영역은 64킬로 바이트(16개의 페이지 영역)로 구성한다.
그러므로 상기 각 페이지 영역의 내용을 억세스하기 위해서는 A11-A0신호(2124K)가 필요하게 된다.
먼저 I/O동작 싸이클을 설명한다.
마이크로 프로세스(1)는 어드레스버스(A15-A0)로 원하는 I/O포트를 선택하기 위한 어드레스(A3-A0)와, 뱅크 및 페이지를 선택하기 위한 데이타(D7-D4, D3-D0)및 I/O Request signal :발생한다.
그러면 멀티플렉서(10)는 상기 "로우" 상태의 I/O요구신호에 의해 A포트로 인가되는 제2어드레스(A3-A0)출력을 선택하여 뱅크메모리(41) 및 페이지 메모리(42)의 어드레스로 인가하며, 데이타 버스로는 원하는 뱅크 및 페이지를 선택하기 위한 데이타(D7-D4, D3-D0)를 출력한다. 이때 게이트(21)는 상기 I/O요구신호및 라이트신호에 의해 제1인블 신호를 발생시켜 제1버퍼(30)를 인에이블시키는 동시에 상기 뱅크 및 페이지 메모리(41, 42)를 라이트 모드로 저장한다. 따라서 상기 뱅크 페이지메모리(41, 42)는 상기 멀티륵렉서(10)를 출력하는 제1어드레스(A3-A0)를 지정하는 위치에 상기 제1버퍼(30)를 출력하는 뱅크 및 페이 선택데이터(D7-D4, D3-D0)를 각각 지정한다. 여기서 상기 뱅크 메모리(41) 및 페이지메모리(42)는 각각 4비트 x16비트 메모리(4bit x16word TTL RAM)로 구서한다.
따라서 I/O동작 사이클에서 뱅크 및 페이지 메모리(41, 42)는 제1어드레스(A3-A0)가 지정하는 위치에 마이크로 프로세서(1)에서 출력하는 뱅크 및 페이지 선택데이터(D7-D4, D3-D0)를 지정하는 동작을 수행한다.
상기와 같이 I/O동작 사이클을 수행하는 뱅크 및 페이지 메모리(41, 42)에 뱅크 및 페이지 선택데이터(D7-D4, D3-D0)들을 저장한후, 메모리 동작 사이클 수행시의 동작 과정을 살펴본다. 메모리 동작 싸이클에서는 I/O 요구신호가 발생하지 않으므로 "하이' 상태가 된다. 따라서 멀티플렉(10)는 상기 "하이" 상태의I/O 요구신호에 의해 B포트의 출력을 선택하게 되며, 케이트(21)의 제1인에이블 신호도 "하이" 상태가 되어 뱅크 및 페이지메모리(41, 42)는 리드모드가 된다. 이때 상기 마이크로프로세서(1)에서 제3어드레스(A15-A12)로 상기 뱅크 및 페이지 메모리(41, 42)의 어드레스를 발생하고 제1어드레스(A11-A0)로 선택되는 페이지의 어드레스를 발생한다. 그러면 뱅크 메모리(41)는 상기 제3어드레스(A15-A12)에 저장되어 있는 뱅크 선택데이타(D7-D4)를 뱅크 선택어드레스(A19-A16)로 출력하고, 페이지메모리(42)는 페이지 선택데이터(D3-D0)를 페이지선택어드레스(A15-A12)로 발생한다. 따라서 메모리 동작 싸이클에서는 상기 마으크로 프로세서(1)에서 출력하는 4비트와 제3어드레스(A15-A12)가 8비트의 어드레스(A19-A12)로 확장됨을 알 수 있다.
그러면 메모리보트(60)는 상기 뱅크 및 페이지 선택어드레스(A19-0A16, A15-A12)를 디토딩하여 제 3 도와 같은 메모리 맵의 뱅크 및 페이지를 선택하고, 상기 제1어드레스(A11-A0)에 의해 선택된 페이지 내의 데이타를 억세스할 수 있도록 한다.
이때 상기 메모리보트(60)은 다수개의 반도체 메모리들로 구성되어 있으므로, 사기 뱅크 및 페이지 선택어드레스(A19-A16, A15-A12)는 디코딩 되어 각 반도체 메모리들의 칩선택 신호로 공급되는데, 이러한 방식은 공지의 기술이다. 또한 상기 디코딩 회로의 구성은 메모리의 용량에 다라 달리 구성되는데, 이는 제 4 도 및 제 5 도에서 후술한다.
도ㅓ한 상기 뱅크 및 페이지 메모리(41, 42)에 기록된 데이타를 마이크로프로세서(1)가 리드하여 분석할 수 있다. 즉, 상기 뱅크 및 페이지 메모리(41, 42)를 출력하는 I/O동작 싸이틀에서 리드신호(RD)를 발생하면, 게이트(22)에서 제2인에이블 신호를 발생하여, 이로 제2버퍼(50)가 인에이블 되어 상기 뱅크 및 페이지 선택어드레스(A19-A16, A15-A12)를 데이타 버스로 출력시킨다. 이때 게이트(21)에서는 "하이" 상태의 제1인에블신호를 발생하고 있으므로, 뱅크 및 페이지메모리(41, 42)는 리드모드 상태가 되며, 이로 인해 멀티플렉서(10)는 상기 제2어드레스(A3-A0)가 지정하는 위치들의 내용들을 출력하게 된다.
여기서 마이크로 프로세서(1)가 3000H(A15-A0)의 어드레스로서 제 3 도와 같은 뱅크 "2" 및 페이지 "3"을 선택하고자 하는 경우의 동작 과정을 살펴본다.
그러면 상기 마이크로 프로세서(1)는 I/O 싸이클을 수행해서 제2어드레스(A3-A0)를 3H("0011)"로 출력한다. 따라서 I/O동작 싸이클에서 멀티플렉스(10)는 A포트를 선택히고 게이트(21)는 "로우" 상태의 제1인에이블 신호를 출력하므로 뱅크 및 페이지 메모리(41, 42)에는 각각 제2어드레스(A3-A0)가 지정하는 3H의 위치에 "2H"및 "3H"가 기록된다. 이후 메모리 동작 사이틀에서 제3어드레스(A15-A12)가 3H로 출력되면(즉, A15-A0가 3XXXH인 경우), 리드 모드 상태의 뱅크 및 페이지 메모리(41, 42)는 각각 뱅크 선택어드레스(A19-A16)로 "2H"를 페이지 선택어드레스(A15-A12)로 "3H"을 출력하게 된다.
따라서 마이크로 프로세서(1)에서 출력하는 3XXXH의 어드레스 신호가 23XXXH의 어드레스로 확장됨을 알 수 있다.
상기의 내용을 종합해보면, I/O동작 싸이클에서 뱅크 및 페이지메모리(41,42)위취에 페이지 선택 데이타(D7-D4, D3+D0)를 기록한 후, 마이크로 프로세서(1)에서 어드레서(logical address : A15-A0)를 발생하는 경우, 실제 메모리 보드(60)에서 역세스되는 확장어드레스(physical adress : A19-A0)는 하기(표1)과 같다.
[표 1]
제 4 도는 16킬로 바이트 영역을 갖는 반도체 메모리(롬 : 27128)로 1메가 바이트 영역을 구성하였다고 가정한 경우의 메모리 보드(60)구성을 도시하고 있다.
이때 상기 반도체 메모리 16킬로 바이트로 영역을 갖게 됨으로서, 각각의 반도체 메모리들은 4개의 페이지 크기(4킬로 바이트)를 갖게되며, 이로인해 1뱅크 영역(64킬로 바이크)은 4개의 반도체 메모리로 구성된다.
따라서 뱅크선택어드레스(A19-A16)를 디코딩하는 뱅크 디코더(BD1-BD2)를 통해 16개의 뱅크 선택신호(BS1-BS16)를 발생시키고, 각각의 뱅크선택신호(BS1-BS16)에 1:1로 대응되는 페이지 디코더(PD1-PD16)는 페이지 선택어드레스(A15-A12)중 A15-A14어드레스를 디코딩하여 4개 페이지 단위를 선택할 수 있는 신호를 발생한다. 따라서 상기 페이지 디코더(PD1-PD6)에 의해 선택되는 임의의 영역에서는 페이지 선택어드레스(A15-A12)중 A13-A12의 상태에 다라 4개 페이지 영역중 해당 페이지가 선택되고, 제1어드레스(A11-A0)에 의해 선택된 페이지내의 해당 영역이 억세스된다.
즉, 16킬로 바이트의 반도체 메모리들로 1M바이트의 메모리보트(60)를 구성한 경우네는 제 5 도와 같은 메모리 맵을 갖는데, 먼저 뱅크 선택어드레스(A19-A16)에 의해 해당 뱅크 영역이 선택되면 A15-A14페이지 선택 어드레스에 의해 4개 페이지 단위의 영역을 갖는 반도체 메모리들이 선택되고, (즉, 해당하는 1개의 27128롬이 선택되고,) A13-A12페이지 어드레스에 의해 해당 영역의 페이지 영역이 선태되는 것이다.
여기서 전술한 바와 같이 뱅크 선택어드레스(A19-A16)로 "2"가 페이지 선택어드레스(A15-A12)로 "3"이 선택되었다면, 뱅크 디코더(BD1, BD2)에서는 BS2 벵크 선택신호만 발생시킨다. 그러면 페이지 디코더(PD3)가 인에블되어 A15-A14어드레스 시호에 의해 PS3-PS0페이지 선택 신호를 출력하여, A13-A14어드레스 신호에 의해 PS3페이지 선택 신호가 출력된다.
따라서 뱅크 "2"에 있는 페이지 "3"이 선택되면 제1어드레스(A11-A0)에 의해 해당 페이지의 내용이 억세스되는 것이다.
또한 32킬로 바이트 영역을 갖는 반도체 메모리(램 : 62256, 롬 : 27256)로 메모리 보드(60)를 구성한 경우에는 제 4 도와 같은 디코딩 회로의 구성을 변경해야 한다. 즉, 1개의 반도체 메모리는 8개의 페이지 영역으로 구성되어 있으므로, 뱅크 선택어드레스(A19-A16)를 디코딩하여 해당 뱅크 선택신호를 발생한 후, 상기 뱅크 선택신호와 A15선택 어드레스를 디코딩하여 해당 뱅크 영역에서 8개의 페이지 단위의 영역을 선택한다(즉, 해당 뱅크 영역내에 존재하는 반도체 메모리를 선택한다) 이후 A14-A12어드레스에 의해 선택된 영역중에서 페이지 영역이 설정되는 것이다.
따라서 메모리보드(60)내의 반도체 메모리 종류는 디토딩회로 구성을 변경하면, 메모리 용량에 관계없이 사용할 수 있는 동시에 여러가지 크기를 갖는 반도체 메모리를 혼용할 수 있다.
상술한 바와 같이 어드레스 포토의 수가 한정되어 있는 8비트 마이크로 프로세서에서 64킬로 바이트의 메모리 영역의 한계를 넘는 메모리 요량 필요시 뱅크와 페이지 메모리를 사용하여 어드레스 지정신호를 확장할 수 있으며, 마으크로 프로세서의 메모리의 용량을 확장시킬 수 있으므로서 시스템을 효율적으로 이용할 수 있는 이점이 있다.

Claims (1)

  1. 8비트 마이크로프로세서(1)와, 뱅크 및 페이지 단위의 메모리 맵으로 구성되어 있으며, 뱅크선택 어드레스(A19-A16) 및 페이지 선택 어드레스(A15-A12)에 의해 해당 메모리의 뱅크 및 페이지 영역이 선택되며 상기 마이크로 프로세서(1)의 제1어드레스(A11-A0)에 의해 해당 영역이 억세스되는 메모리보드(60)를 구비한 메모리 영역 확장회로에 있어서, 상기 마이크로프로세서(1)에서 발생하는 제2어드레스(A3-A0)또는 제 3어드레스(A15-A12)를 I/O 요구신호의 상태에 따라 선택출력하는 멀티플렉서(10)와, I/O싸이클로에서 라이트신호(WR)신호 발생시 제1논리 상태의 인에이블 신호를 발생하는 타이밍 제어부(20)와, 상기 제1논리상태의 인에이블 시호 발생시 강기 마이크로 프로세서(1)에서 출력하는 뱅크 선택 데이타(D7-D4) 및 페이지 선택데이타(D3-D0)를 출력하는 제1버퍼(30)와, 뱅크 메모리(41) 및 페이지 메모리(42)로 구성되어, 상기 제1논리상태의 인에이블신호 상태시 멀티플렉서(10)를 출력하는 제2어드레스(A3-A0) 위치의 뱅크 및 페이지메모리(41, 42)에 상기 뱅크 및 페이지 선택데이타(D7-D4, D3-D0)를 각각 기록하며, 제2상태의 인에이블 신호발생시 상기 멀티플렉서(10)를 출력하는 제3어드레스(A15-A12)위치의 데이타를 리드하여 상기 뱅크 및 페이지 선택어드레스(A19-A16, A15-A12)로 상기 메모리보드(60)로 인가하는 어드레스 확장부(40)를 구비하여 I/O사이클에서 뱅크 및 페이지 메모리(41, 42)에 원하는 뱅크 및 페이지를 기록하고 메모리 싸이클에서 이를 리드하여 메모리 보드(60)의 영역을 확장시킬 수 있도록 동작함을 특징으로 하는 메모리 영역 확장회로.
KR2019870010404U 1987-06-27 1987-06-27 메모리 영역 확장 회로 KR900002496Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870010404U KR900002496Y1 (ko) 1987-06-27 1987-06-27 메모리 영역 확장 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870010404U KR900002496Y1 (ko) 1987-06-27 1987-06-27 메모리 영역 확장 회로

Publications (2)

Publication Number Publication Date
KR890001271U KR890001271U (ko) 1989-03-18
KR900002496Y1 true KR900002496Y1 (ko) 1990-03-30

Family

ID=19264584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870010404U KR900002496Y1 (ko) 1987-06-27 1987-06-27 메모리 영역 확장 회로

Country Status (1)

Country Link
KR (1) KR900002496Y1 (ko)

Also Published As

Publication number Publication date
KR890001271U (ko) 1989-03-18

Similar Documents

Publication Publication Date Title
US5587954A (en) Random access memory arranged for operating synchronously with a microprocessor and a system including a data processor, a synchronous DRAM, a peripheral device, and a system clock
US5966727A (en) Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same
US5555528A (en) Dynamic random access memory persistent page implemented as processor register sets
AU640813B2 (en) A data processing system including a memory controller for direct or interleave memory accessing
US6912615B2 (en) Control means for burst access control
EP1259963B1 (en) Memory device with support for unaligned access
JPS60200287A (ja) 記憶装置
US4763302A (en) Alternatively addressed semiconductor memory array
JPS63163937A (ja) メモリ制御装置
US4698749A (en) RAM memory overlay gate array circuit
US4513371A (en) Computer interface apparatus using split-cycle lookahead addressing for faster access to paged memory
JPH10208493A (ja) 冗長アレイを備えるメモリ及び管理方法
US5301292A (en) Page mode comparator decode logic for variable size DRAM types and different interleave options
KR900002496Y1 (ko) 메모리 영역 확장 회로
US5909703A (en) Method and apparatus for banking addresses for DRAMS
US5530934A (en) Dynamic memory address line decoding
JPH11250660A (ja) メモリデバイスおよび該メモリデバイスのアドレッシング方法
US5271098A (en) Method and apparatus for use of expanded memory system (EMS) to access cartridge memory
US5115498A (en) Local memory fast selecting apparatus including a memory management unit (mmu) and an auxiliary memory
WO1992020068A1 (en) Fast memory system employing mostly good memories
KR940003632B1 (ko) 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법
JP3577396B2 (ja) 半導体記憶装置
JPS6314434B2 (ko)
JPH0981453A (ja) メモリ制御方法及びその実施装置
JPH05210580A (ja) コンピューターシステム内のメモリをインターリーブ化するシステムおよび方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee