KR940003632B1 - 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법 - Google Patents

마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법 Download PDF

Info

Publication number
KR940003632B1
KR940003632B1 KR1019910014093A KR910014093A KR940003632B1 KR 940003632 B1 KR940003632 B1 KR 940003632B1 KR 1019910014093 A KR1019910014093 A KR 1019910014093A KR 910014093 A KR910014093 A KR 910014093A KR 940003632 B1 KR940003632 B1 KR 940003632B1
Authority
KR
South Korea
Prior art keywords
address
bank
memory area
microprocessor
access
Prior art date
Application number
KR1019910014093A
Other languages
English (en)
Other versions
KR930005010A (ko
Inventor
장석주
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019910014093A priority Critical patent/KR940003632B1/ko
Publication of KR930005010A publication Critical patent/KR930005010A/ko
Application granted granted Critical
Publication of KR940003632B1 publication Critical patent/KR940003632B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법
제1도는 종래의 회로도.
제2도는 본 발명에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이크로 프로세서부 20 : 뱅크 선택부
30 : 메모리부
본 발명은 마이크로 프로세서(Micro-Processor)의 액세스(access) 메모리 영역 확장 회로 및 방법에 관한 것으로, 특히 마이크로 프로세서를 채용한 시스템에 있어서 어드레스의 확장 변환에 의해 마이크로 프로세서가 액세스 할 수 있는 메모리 용량보다 더 많은 메모리 영역을 액세스토록 하는 액세스 메모리 영역 확장 회로 및 방법에 관한 것이다.
일반적으로 마이크로 프로세서를 채용한 시스템에서 마이크로 프로세서가 액세스 할 수 있는 메모리 영역은 해당 마이크로 프로세서의 최대 액세스 능력으로 한정되어 있다.
또한 상기 마이크로 프로세서를 채용한 시스템에서 보다 많은 데이타를 신속하게 처리하기 위해서는 마이크로 프로세서의 최대 액세스 능력보다 더 많은 메모리 영역을 액세스 할 수 있어야 한다.
이에 따라 마이크로 프로세서의 액세스 메모리 영역을 확장하기 위하여 제1도와 같이 구성되는 마이크로 프로세서의 액세스 메모리 영역 확장 회로가 사용되어 왔다.
상기 제1도의 구성 중 참조부호 10은 마이크로 프로세서부로서 20비트의 어드레스(A0-A19)에 의해 1M바이트의 메모리 액세스 능력을 가진다.
B1은 8비트 래치(latch)로서 상기 마이크로 프로세서부(10)의 8비트의 데이타(ID0-ID7)를 상기 마이크로 프로세서부(10)의 뱅크(bank) 선택신호(BS)에 의해 래치한다.
B2는 8비트 버퍼로서 상기 래치(B1)의 래치된 8비트 데이타를 상기 마이크로 프로세서(10)의 뱅크확인 선택신호(BCS)에 의해 상기 마이크로 프로세서(10)에 인가하여 확인토록 한다.
G1-G8은 오아게이트로서, G1-G4는 상기 래치(B1)의 래치된 하위 4비트 데이타중 1비트씩을 일입력단자에 각각 대응입력하여 타입력 단자에 공통 입력되는 상기 마이크로 프로세서(10)의 램 인에이블(RAM enable) 신호에 의해 인에이블 될 시 출력한다.
G5-G8은 상기 래치(B1)의 래치된 상위 4비트 데이타중 1비트씩을 일입력단자에 각각 대응 입력하여 타입력 단자에 공통 입력되는 상기 마이크로 프로세서(10)의 롬 인에이블(ROM enable) 신호에 의해 인에이블 될시 출력한다.
30은 메모리부로서 각각 1M바이트의 메모리 영역을 가지는 4개의 램 뱅크와 4개의 롬 뱅크를 가지며 상기 오아게이트(G1-G8)의 출력신호에 의해 하나의 뱅크가 인에이블된다.
상기 제1도의 구성회로를 참조하여 종래의 액세스 메모리 영역 확장 동작을 설명하면 다음과 같다.
먼저 마이크로 프로세서(10)는 메모리부(30)의 8개의 뱅크 중 하나를 액세스하기 위하여 8비트 데이타(ID0-ID7)중 해당 비트만을 “로우”로 출력하며 나머지 비트를 “하이”로 출력하고 뱅크 선택신호(B5)로서 래치(B1)에 래치시킨다.
이때 예를들어 메모리부(30)의 제1램 뱅크를 액세스하고자 하면 8비트 데이타(ID0-ID7)중 최하위 비트(ID0)만을 “로우”로 래치(B1)에 래치시키는 동시에 “로우”의 램인에이블 신호를 오아게이트(G1-G4)에 인가한다. 이에따라 오아게이트(G1)에서 “로우”의 제1램 인에이블신호가 출력되어 메모리부(30)에 인가됨으로써 제1램 뱅크가 액티브(active)된다.
그러면 마이크로 프로세서부(10)는 어드레스(A0-A19) 지정과 메모리 리드신호또는 메모리 라이트신호에 의해 메모리부(30)의 제1램 뱅크를 데이타(MD0-MD15)로서 액세스한다.
이때 제2-제4램 인에이블 신호및 제1-제4롬 인에이블 신호는 “하이”로 디제이블 시킨다.
그러므로 종래의 마이크로 프로세서의 액세스 메모리 영역 확장 방식은 메모리의 다수의 뱅크중 하나를 데이타 및 인에이블 신호로서 액티브 시킨후 액세스 하는 것이다.
한편 일반적으로 마이크로 프로세서에 인터럽트가 발생할 때에는 즉시 인터럽트 벡터 테이블(interrupt vector table)을 참조하여 인터럽트 처리 루틴(routine)으로 점프(jump) 하여야만 한다.
따라서 상기한 바와 같은 종래의 마이크로 프로세서의 액세스 메모리 영역 확장 방식은 마이크로 프로세서의 인터럽트 벡터 테이블 또는 인터럽트 처리 루틴(routine)이 모든 뱅크에 동일하게 있어야 하거나 인터럽트 벡터 테이블 참조시 반드시 특정 뱅크가 지정되어 있어야만 하는 문제점이 있었다.
따라서 본 발명의 목적은 마이크로 프로세서의 어드레스 확장 변환에 의해 메모리의 뱅크 선택을 하여 액세스 메모리 영역을 확장할 수 있는 액세스 메모리 영역 확장 회로 및 방법을 제공함에 있다.
본 발명의 다른 목적은 인터럽트 발생시 어드레스 지정만으로 신속하게 인터럽트 처리를 할 수 있는 액세스 메모리 영역 확장 회로 및 방법을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 마이크로 프로세서의 액세스 메모리 영역 확장 회로도로서, 마이크로 프로세서를 구비하여 어드레스 확장을 위한 제1어드레스(A1-A4) 및 확장 어드레스 데이타(ID0-ID7)와 뱅크 선택을 위한 제2어드레스(A16-A19)와 선택한 뱅크의 영역을 액세스하기 위한 제3어드레스(A0-A15)를 발생하여 액세스 메모리 영역을 확장시켜 액세스하는 마이크로 프로세서부(10)와, 일정 크기의 메모리 영역을 구비하고 있으며 상기 마이크로 프로세서부(10)의 제1어드레스(A1-A4)의 지정 메모리 영역에 확장 어드레스 데이타(ID0-ID7)를 저장하고 제2어드레스(A16-A19)의 지정 메모리 영역의 지정된 확장 어드레스 데이타(ID0-ID7)를 뱅크 선택을 위한 확장 어드레스(EA16-EA23)로 출력하는 뱅크 선택부(20)와, 전체 메모리 영역이 상기 마이크로 프로세서부(10)의 최대 액세스 메모리 영역 이상이 되는 다수의 뱅크를 구비하고 있으며 상기 뱅크 선택부(20)의 확장어드레스(EA16-EA23)에 의해 하나의 뱅크가 선택되어 상기 제3어드레스(A0-A15)에 의해 액세스되는 메모리부(30)로 구성된다.
제2도의 구성 중 뱅크 선택부(20)는 상기 마이크로 프로세서부(10)의 확장 어드레스 데이타(ID0-ID7)를 상기 마이크로 프로세서부(10)의 뱅크 라이트 신호에 의해 버퍼링 출력하는 제1버퍼(22)와, 상기 마이크로 프로세서부(10)의 제1어드레스(A1-A4)와 제2어드레스(A16-A19)중 하나를 상기 마이크로 프로세서부(10)의 어드레스 선택신호(AS)에 의해 선택 출력하는 멀티플렉서(24)와, 일정 크기의 메모리 영역을 가지고 있고 항상 칩선택 및 출력인에이블 상태로 되어 있으며 상기 멀티플렉서(24)의 선택 출력되는 제1어드레스(A1-A4)의 지정 메모리 영역에 상기 버퍼(22)의 출력 확장 어드레스 데이타(ID0-ID7)를 상기 뱅크 라이트 신호에 의해 저장하고, 상기 멀티플렉서(24)에서 선택 출력되는 제2어드레스(A16-A19)의 지정 메모리 영역의 저장된 데이타를 뱅크 선택을 위한 확장 어드레스(EA16-EA23)로 출력하는 램(26)과, 상기 램(26)의 출력 확장 어드레스(EA16-EA23)를 상기 마이크로 프로세서부(10)의 뱅크 리드신호에 의해 버퍼링하여 상기 마이크로 프로세서부(10)에 인가하는 제2버퍼(28)로 구성된다.
상기 제2도의 구성은 마이크로 프로세서부(10)가 20비트의 어드레스(A0-A19)에 의해 1M바이트의 메모리 액세스 능력을 가지며, 메모리부(30)가 각각 64K바이트의 메모리 영역을 가지는 256개의 뱅크로 구성할 경우의 일실시예의 구성이다.
이하 본 발명의 일실시예의 동작을 제2도의 회로도를 참조하여 상세히 설명한다.
우선 제2도의 마이크로 프로세서부(10)는 뱅크 선택부(20)의 램(26)의 저장 데이타를 초기화시키는데, 초기화시의 동작은 다음과 같다.
상기 마이크로 프로세서부(10)는 어드레스 선택신호(AS)를 “로우”로 멀티플렉서(24)의 선택단자(S)에 인가하여 멀티플렉서(24)가 제1입력단자(IOa-IOd)의 제1어드레스(A1-A4)를 선택하여 램(26)의 어드레스단자(A0-A3)에 인가토록 한다. 그리고 상기 마이크로 프로세서부(10)는 내부의 입출력 영역(I/O space)의 디코우딩(decoding) 출력 뱅크 라이트 신호로 제1버퍼(22)를 인에이블 시키고 램(26)을 라이트 인에이블 시킨다.
상기와 같은 상태에서 상기 마이크로 프로세서부(10)는 제1어드레스(A1-A4)로서 램(26)의 메모리 영역을 지정하여 확장 어드레스 데이타(ID0-ID7)을 제1버퍼(22)를 통해 저장한다.
이때 뱅크 리드 신호로서 제2버퍼(28)를 인에이블시켜 램(26)에 저장한 데이타를 읽어 볼 수 있다. 즉, 램(26)은 마이크로 프로세서부(10)에서 리드 및 라이트가 가능하다.
여기서 상기 램(26)에는 예를 들어 하기 표와 같이 16개의 확장 어드레스 데이타(ID0-ID7)를 저장할 수 있다.
[표 1]
상기와 같이 초기화를 완료하면 마이크로 프로세서부(10)는 어드레스 선택신호(AS)를 “하이”로하여 멀티플렉서(24)가 제2입력단자(I1a-I1d)의 제2어드레스(A16-A19)를 선택하여 램(26)의 어드레스 단자(A0-A3)에 인가토록 한다.
상기 표 1과 같이 램(26)를 초기화시킨후 마이크로 프로세서부(10)가 30000H(16진수) 번지를 액세스하고자 하는 20비트의 어드레스(A0-A19)를 발생하면, 상기 20비트의 어드레스(A0-A19)중 상위 4비트의 제2어드레스(A16-A19) 0011B(2진수)가 램(26)의 어드레스가 된다. 이에따라 램(26)의 3번지에는 27H의 값이 저장되어 있으므로 8비트의 확장 어드레스(EA16-EA23)는 0010 0111B(27H)가 되어 메모리부(30)의 상위 8비트 어드레스 즉 하나의 뱅크를 지정한다.
그러므로 메모리부(30)의 실제 지정 어드레스는 확장 어드레스(EA16-EA23)에 의해 상위 8비트가 지정되고 제3어드레스(A0-A15)에 의해 하위 16비트가 지정됨으로써 270000H가 된다.
상기와 같은 방법으로 마이크로 프로세서부(10)에서 B0768H 번지를 액세스하면 실제 메모리부(30)의 860768H를 액세스하는 것이 된다.
한편 상기 표 1과 같이 초기화한 램(26)에 저장되어 있지 않은 메모리부(30)의 뱅크를 액세스 하려면 상기 램(26)을 다시 초기화 해야 한다.
즉, A07268H를 번지를 액세스 하려면 상기 표 1의 16개의 뱅크 지정 용인 확장 어드레스 데이타(ID0-ID7)중에 빈번하게 사용하지 않은 어드레스를 선택하여 다시 초기화한다. 예를 들어 8번 뱅크를 빈번하게 사용하지 않으면 어드레스 선택신호(AS)를 “로우”로 하며 램(26)의 8H번지에 확장 어드레스 데이타(ID0-ID7)을 A0H로 저장한 후, 어드레스 선택신호(AS)를 다시 “하이”로하고 87268H 번지를 액세스하면 램(26)의 8H번지 데이타가 실제 메모리부(30)의 상위 8비트 어드레스가 되므로 A07268 번지를 액세스 하게 된다.
상기한 바와 같이 마이크로 프로세서부(10)는 출력 어드레스(A0-A19)중 상위 4비트의 제2어드레스(A16-A19)로서 메모리부(30)의 256개의 뱅크 중 하나를 선택하고 하위 16비트의 제3어드레스(A0-A15)로서 선택한 뱅크의 메모리 영역을 지정하여 액세스하는 것이다.
따라서 마이크로 프로세서부(10)의 최대 메모리 액세스 능력이 20비트의 어드레스(A0-A19)에 의한 1M바이트까지도 해도 16M바이트의 메모리 영역을 액세스할 수 있게 된다. 또한 메모리부(30)의 256개의 뱅크 중 인터럽트 벡터 테이블 또는 인터럽트 루틴을 저장하고 있는 뱅크를 선택하는 확장 어드레스 데이타는 램(26)의 특정 번지에 항상 저장시킴으로써 인터럽트 발생시 상위 4비트의 제2어드레스(A16-A19) 지정만으로 신속하게 인터럽트 처리를 할 수 있게 된다.
여기서 전술한 바와 같은 어드레스 확장 변환은 마이크로 프로세서부(10)의 한 버스 사이클(bus cycle) 이내에 이루어져 메모리부(30)를 액세스해야 하므로 램(26)은 적어도 50ns 이하의 액세스 시간을 갖는 고속(high speed)용 이어야 한다.
또 한편 전술한 본 발명의 설명에서는 최대 메모리 액세스 능력이 1M바이트인 마이크로 프로세서가 각각 64K바이트의 메모리 영역을 가지는 256개의 뱅크를 액세스 할 시의 예를 들어 설명하였으나 상위 4비트의 어드레스를 8비트로 확장시키지 않고 보다 많은 비트로 확장 시키거나 더 많은 비트의 상위 비트 어드레스를 확장시킬 수도 있다. 이때 뱅크 선택부(20)의 제1, 제2버퍼(22, 28)와 멀티플렉서(24)와 램(26)의 입출력 처리 비트수를 대응토록 늘려 구성하면 된다.
상술한 바와 같이 본 발명은 마이크로 프로세서의 액세스 메모리 확장 회로 및 방법에 있어서, 마이크로 프로세서의 어드레스 확장 변환에 의해 메모리의 뱅크 선택을 하여 선택한 뱅크를 액세스하는 회로 및 방법으로서 액세스 메모리 영역을 확장할 수 있는 동시에 인터럽트 발생시 어드레스 지정만으로 신속하게 인터럽트 처리를 할 수 있는 잇점이 있다.

Claims (5)

  1. 마이크로 프로세서의 액세스 메모리 영역 확장 회로에 있어서, 마이크로 프로세서를 구비하여 어드레스 확장을 위한 제1어드레스 및 확장 어드레스 데이타와 뱅크 선택을 위한 제2어드레스와 선택한 뱅크의 메모리 영역을 액세스하기 위한 제3어드레스를 발생하여 액세스 메모리 영역을 확장시켜 액세스하는 마이크로 프로세서부(10)와, 일정 크기의 메모리 영역을 구비하고 있으며 상기 마이크로 프로세서부(10)의 제1어드레스의 지정 메모리 영역에 확장 어드레스 데이타를 저장하고 제2어드레스의 지정 메모리 영역의 저장된 확장 어드레스 데이타를 뱅크 선택을 위한 확장 어드레스로 출력하는 뱅크 선택부(20)와, 전체 메모리 영역이 상기 마이크로 프로세서부(10)의 최대 액세스 메모리 영역 이상이 되는 다수의 뱅크를 구비하고 있으며 상기 뱅크 선택부(20)의 확장어드레스에 의해 하나의 뱅크가 선택되어 상기 제3어드레스에 의해 액세스되는 메모리부(30)로 구성하는 것을 특징으로 하는 액세스 메모리 확장 회로.
  2. 제1항에 있어서, 상기 뱅크 선택부(20)가 상기 마이크로 프로세서부(10)의 확장 어드레스 데이타를 상기 마이크로 프로세서부(10)의 뱅크 라이트 신호에 의해 버퍼링 출력하는 제1버퍼(22)와, 상기 마이크로 프로세서부(10)의 제1어드레스와 제2어드레스 중 하나를 상기 마이크로 프로세서부(10)의 어드레스 선택신호에 의해 선택 출력하는 멀티플렉서(24)와, 일정 크기의 메모리 영역을 가지고 있으며 상기 멀티플렉서(24)에서 선택 출력되는 제1어드레스의 지정 메모리 영역에 상기 버퍼(22)의 출력 확장 어드레스 데이타를 상기 뱅크 라이트 신호에 의해 저장하고, 상기 멀티플렉서(24)의 선택 출력되는 제2어드레스의 지정 메모리 영역의 저장된 데이타를 뱅크 선택을 위한 확장 어드레스로 출력하는 램(26)으로 구성하는 것을 특징으로 하는 액세스 메모리 영역 확장 회로.
  3. 제2항에 있어서, 상기 램(26)의 출력 확장 어드레스를 상기 마이크로 프로세서부(10)의 뱅크 리드신호에 의해 버퍼링하여 상기 마이크로 프로세서부(10)에 인가하는 제2버퍼(28)를 더 구비하는 것을 특징으로 하는 액세스 메모리 영역 확장 회로.
  4. 제2항에 있어서, 상기 램(26)이 액세스 시간이 적어도 50ns 이상인 고속 액세스 램인것을 특징으로 하는 액세스 메모리 영역 확장 회로.
  5. 마이크로 프로세서를 구비하여 어드레스 확장을 위한 제1어드레스 및 확장 어드레스 데이타와 뱅크 선택을 위한 제2어드레스와 선택한 뱅크의 메모리 영역을 액세스하기 위한 제3어드레스를 발생하여 액세스 메모리 영역을 확장시켜 액세스 하는 마이크로 프로세서부(10)와, 일정 크기의 메모리 영역을 구비하고 있으며 상기 마이크로 프로세서부(10)의 제1어드레스의 지정 메모리 영역에 확장 어드레스 데이타를 저장하고 제2어드레스의 지정 메모리 영역의 저장된 데이타를 뱅크 선택을 위한 확장 어드레스로 출력하는 뱅크 선택부(20)와, 전체 메모리 영역이 상기 마이크로 프로세서부(10)의 최대 액세스 메모리 영역 이상이 되는 다수의 뱅크를 구비하고 있으며 상기 뱅크 선택부(20)의 확장어드레스에 의해 하나의 뱅크가 선택되어 상기 제3어드레스에 의해 액세스되는 메모리부(30)를 구비한 시스템에서 마이크로 프로세서의 액세스 메모리 영역 확장 방법에 있어서, 상기 마이크로 프로세서부가 제1어드레스 지정에 의해 상기 뱅크 선택부에 상기 메모리부의 뱅크를 지정하는 다수의 어드레스 확장 데이타를 저장하는 초기화 과정과, 상기 마이크로 프로세서부가 상기 메모리부의 특정 번지를 액세스 하기 위하여 상기 제2어드레스에 의해 상기 뱅크 선택부의 번지를 지정하여 상기 저장한 확장 어드레스가 상기 메모리부에 인가되도록 하여 하나의 뱅크를 선택하는 동시에 상기 제3어드레스에 의해 선택한 뱅크의 메모리 영역을 액세스 하는 액세스 과정으로 이루어지는 것을 특징으로 하는 액세스 메모리 확장 방법.
KR1019910014093A 1991-08-14 1991-08-14 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법 KR940003632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910014093A KR940003632B1 (ko) 1991-08-14 1991-08-14 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014093A KR940003632B1 (ko) 1991-08-14 1991-08-14 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법

Publications (2)

Publication Number Publication Date
KR930005010A KR930005010A (ko) 1993-03-23
KR940003632B1 true KR940003632B1 (ko) 1994-04-25

Family

ID=19318635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014093A KR940003632B1 (ko) 1991-08-14 1991-08-14 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법

Country Status (1)

Country Link
KR (1) KR940003632B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542339B1 (ko) * 2000-02-19 2006-01-10 삼성전자주식회사 메모리 확장장치

Also Published As

Publication number Publication date
KR930005010A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
US4835734A (en) Address translation apparatus
US6205530B1 (en) Address translation unit supporting variable page sizes
JPH0770240B2 (ja) 半導体集積回路
US4763302A (en) Alternatively addressed semiconductor memory array
CN1409226A (zh) 用于分段存取控制的控制装置
US4393443A (en) Memory mapping system
KR940006148A (ko) 테스트 기능을 가진 메모리장치
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
US4156290A (en) Speedup addressing device by detecting repetitive addressing
US4513371A (en) Computer interface apparatus using split-cycle lookahead addressing for faster access to paged memory
US5652860A (en) Memory control device
KR940003632B1 (ko) 마이크로 프로세서의 액세스 메모리 영역 확장 회로 및 방법
US5742790A (en) Detection circuit for identical and simultaneous access in a parallel processor system with a multi-way multi-port cache
US5115498A (en) Local memory fast selecting apparatus including a memory management unit (mmu) and an auxiliary memory
US6041015A (en) Semiconductor type memory device having consecutive access to arbitrary memory address
KR900002496Y1 (ko) 메모리 영역 확장 회로
KR100215903B1 (ko) 메모리의리드/라이트회로
KR940001590B1 (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법
KR950005464Y1 (ko) 확장 메모리 액세스 장치
KR920000401B1 (ko) 데이터 버퍼링회로
JPH06215559A (ja) ページメモリアクセス方式
JP2954988B2 (ja) 情報処理装置
US5737754A (en) Cache memory which selects one of several blocks to update by digitally combining control bits in all the blocks
KR910006792B1 (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010320

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee