JPH05173954A - パーソナルコンピュータシステム - Google Patents

パーソナルコンピュータシステム

Info

Publication number
JPH05173954A
JPH05173954A JP4117726A JP11772692A JPH05173954A JP H05173954 A JPH05173954 A JP H05173954A JP 4117726 A JP4117726 A JP 4117726A JP 11772692 A JP11772692 A JP 11772692A JP H05173954 A JPH05173954 A JP H05173954A
Authority
JP
Japan
Prior art keywords
local processor
data
processor bus
bus
fifo memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4117726A
Other languages
English (en)
Inventor
Don S Keener
ドン・スティーブン・キーナー
Gregory J Moore
グレゴリー・ジェイムズ・モア
Richard W Voorhees
リチャード・ダブリュ・ボーヘス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05173954A publication Critical patent/JPH05173954A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 パーソナルコンピュータにおいてローカルプ
ロセッサバスに直接に結合されたＳＣＳＩコントローラ
内のＦＩＦＯメモリの使用を制御すること。 【構成】 パーソナルコンピュータは高速ローカルプロ
セッサバスと、このローカルプロセッサバスを介してデ
ータブロックの転送の発生の信号を供給することができ
る、ローカルプロセッサバスに直接結合された少なくと
も１つの論理プロセッサ装置と、当該プロセッサ装置と
記憶メモリ装置との間の通信を調整するために直接前記
ローカルプロセッサバスに接続された記憶コントローラ
とを有する。記憶コントローラは、ローカルプロセッサ
バスで交換されるデータブロックの一時的な記憶を行う
ためのＦＩＦＯメモリを有し、ローカルプロセッサバス
を介してＦＩＦＯメモリの状態の信号を送ることができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
に関し、特に、固定または除去可能媒体の電磁気記憶装
置等の記憶メモリ装置とのデータ転送を制御するための
ローカルプロセッサバスに直接結合された小型コンピュ
ータ・システム・インターフェイス（ＳＣＳＩ）を使用
するパーソナルコンピュータに関する。
【０００２】
【従来の技術】一般にパーソナルコンピュータシステ
ム、特にＩＢＭパーソナルコンピュータは今日の現代社
会の多くの分野にコンピュータの力を提供するために広
範に使用されている。パーソナルコンピュータシステム
は、通常デスクトップ型、フロアスタンディング型また
はポータブル型マイクロコンピュータから構成され、そ
れは単一のシステムプロセッサ、関連する輝発性及び不
輝発性メモリ、ディスプレイモニタ、キーボード、１つ
またはそれ以上のディスケット装置、固定ディスク記憶
装置及び追加のプリンタを有するシステムユニットから
なる。これらのシステムの顕著な特性の１つは、これら
のコンポーネントを電気的に接続するマザーボードまた
はシステムプレーナを使用することである。これらのシ
ステムは単一のユーザに対して独立したコンピューティ
ングパワーを与えるよう設計されており、個人または小
規模の事業主が購入するために高価ではない。このよう
なパーソナルコンピュータの例はＩＢＭのパーソナルコ
ンピュータ及びＩＢＭのパーソナルシステム／２モデル
２５，３０，Ｌ４０ＳＸ，５０，５５，６５，７０，８
０，９０及び９５である。
【０００３】これらの装置は２つの一般的なファミリに
分類される。通常ファミリＩモデルと称される第１のフ
ァミリはＩＢＭパーソナルコンピュータＡＴ及び他の
「ＩＢＭ互換」マシンによって例示されるバスアーキテ
クチャを使用する。ファミリＩＩモデルと称される第２
のファミリはＩＢＭのパーソナルコンピュータシステム
／２モデル５０乃至９５によって例示されるＩＢＭのマ
イクロチャネルバスアーキテクチャを使用する。ファミ
リＩモデルは、通常、システムプロセッサとして一般的
なＩＮＴＥＬ８０８８または８０８６を使用している。
これらのプロセッサは１メガバイトのアドレス指定を行
う能力を有する。ファミリＩＩモデルは通常高速のＩＮ
ＴＥＬ８０２８６，８０３８６及び８０４８６マイクロ
プロセッサを使用し、このマイクロプロセッサは低速の
インテル８０８６マイクロプロセッサをエミュレートす
るためにリアルモードで動作しまたはいくつかのモデル
のために１メガバイトから４ギガバイトにアドレッシン
グ範囲を拡大するプロテクトモードで動作し得る。基本
的には８０２８６，８０３８６及び８０４８６プロセッ
サのリアルモードの特徴は８０８６及び８０８８用に書
かれたソフトウエアとのハードウエア互換性を提供す
る。
【０００４】パーソナルコンピュータの開発が進むにつ
れて、構成部品の交換をさらに可能とするためにこのよ
うな装置の製造業者と使用者の間である標準を確立する
ための提案がなされた。いくつかの広範な承諾を達成す
るこのような１つの標準は、記憶メモリ装置へまたは記
憶メモリ装置からのデータ通信用の小型コンピュータ・
システム・インターフェイス（ＳＣＳＩ）標準である。
この目的のために、「記憶メモリ装置」はディジタル形
式でデータを記憶することのできるすべての装置を含む
ように広く定義されており、特に（ハードディスク及び
フロッピディスク装置として知られている）媒体が固定
されたまたは除去可能な電磁気、電子光学、テープその
他の記憶装置が含まれる。ＳＣＳＩコントローラは公知
でありこの発明以前に使用されており、当業者に親しま
れている。
【０００５】従来のパーソナルコンピュータ装置におい
て、ＳＣＳＩコントローラは、アクセサリ装置または入
力／出力またはＩ／Ｏバスを介してシステムによってア
クセスされるオプションまたはアクセサリ装置として通
常配置されている。１つの超大規模集積（ＶＬＳＩ）装
置または特定用途向け集積回路（ＡＳＩＣ）チップとし
てＳＣＳＩコントローラを提供すること及びそのコント
ローラとローカルプロセッサバスとの直接接続を提供す
ることが考慮されている。このようなコントローラを提
供する目的は急送データ転送によって性能を高めること
である。
【０００６】
【発明が解決しようとする課題】従来のＳＣＳＩコント
ローラは一連のレジスタによって提供される先入れ先出
し方式（ＦＩＦＯ）として公知のタイプのメモリを使用
する。ＦＩＦＯメモリとの通信は一度に１組のデータ・
バイトを移動させまたはデータを移動させるときに肯定
応答信号を使用する一連の構成によって達成される。こ
のような通信はＳＣＳＩコントローラをローカルプロセ
ッサバスに直接結合することによって複雑になり、そこ
ではデータ転送制御のための新しい要求が生じる。
【０００７】
【課題を解決するための手段】本発明の目的は、パーソ
ナルコンピュータにおいてローカルプロセッサバスに直
接に結合されたＳＣＳＩコントローラ内のＦＩＦＯメモ
リの使用の便宜をはかることである。このため本発明に
おいて、ＦＩＦＯはローカルプロセッサバスと通信する
ときにオーバランまたはアンダランすることなしに空き
としまたは充填とすることができる。
【０００８】本発明は、パーソナルコンピュータのロー
カルプロセッサバスに直接結合され、通常このバスを制
御するマイクロプロセッサと、これも当該バスに直接結
合された関連するＳＣＳＩコントローラとの間で交換さ
れる信号を提供し、この信号はコントローラとバスとの
間のデータ流れをマイクロプロセッサに伝える。本発明
のこの目的の実現において、転送するデータのバイトの
数を示す信号が発生され交換される。
【０００９】
【実施例】本発明は添付図面を参照して以下に完全に説
明され、本発明の好ましい実施例が示されるが、当業者
は本発明の好ましい結果を達成しながらここに述べた発
明を変更し得ることを以下の説明にあたり理解された
い。したがって、以下の説明は、当業者に向けた広い開
示であり、本発明を制限しないものとして理解すべきで
ある。
【００１０】添付図面を参照すると、本発明を実施する
マイクロコンピュータが全体として符号１０（図１）で
示されている。これまで述べたように、コンピュータ１
０は関連モニタ１１，キーボード１２及びプリンタまた
はプロッタ１４を有する。コンピュータ１０は、シャシ
１９と協働するカバー１５を有し、カバー１５は図２に
示すようにディジタルデータを処理し、記憶するための
電気的に駆動されるデータ処理及び記憶構成要素を収容
するための包囲されシールドされた容積を画定する。シ
ャシ１９上に搭載され、またコンピュータ１０の構成要
素を電気的に相互接続する手段を提供する複数層のプレ
ーナ２０またはマザーボード上に、これらの構成要素の
少なくともある部分が取り付けられ、コンピュータ１０
は、上述したもの及びフロッピディスク装置、種々の形
態の直接アクセス記憶装置、アクセサリカードまたはボ
ード等のような関連構成要素を含む。
【００１１】シャシ１９はベースとリアパネルとを有し
（図２参照）、磁気または光学ディスクのためのディス
ク装置、テープバックアップ装置等のデータ記憶装置を
受けるための少なくとも１つの開放ベイを形成してい
る。図示した形状において、上方ベイ（ｕｐｐｅｒ ｂ
ａｙ）２２は（３．５インチとして知られているよう
な）第１の大きさの周辺装置を収容するようになってい
る。フロッピディスク装置、すなわち挿入されるディス
ケットを受けることができ、かつ一般に知られているよ
うな、データを受け取り、記憶し、転送するためのディ
スケットを使用することができる、媒体の取り外しが可
能な直接アクセス記憶装置が、上方ベイ２２内に設けら
れている。
【００１２】上記構造を本発明に関係づける前に、パー
ソナルコンピュータシステム１０の通常の操作の概要を
説明しておく。図３を参照すると、本発明によるシステ
ム１０のようなコンピュータシステムの種々のコンポー
ネントを示すパーソナルコンピュータシステムのブロッ
ク図が示され、そのシステム１０は、プレーナ２０上に
搭載されたコンポーネント並びにプレーナとＩ／Ｏスロ
ット及びパーソナルコンピュータの他のハードウエアと
の接続を含む。プレーナにシステムプロセッサ３２が接
続されている。あらゆる適正なマイクロプロセッサがＣ
ＰＵ３２として使用されるが、１つの適正なマイクロプ
ロセッサはＩＮＴＥＬで市販されている８０３８６であ
る。ＣＰＵ３２は、高速ＣＰＵローカルバス３４によっ
て、バスインターフェイス・コントロールユニット３
５、シングル・インライン・メモリ・モジュール（ＳＩ
ＭＭ）としてここに示す輝発性ランダムアクセスメモリ
（ＲＡＭ）３６、及びＢＩＯＳ ＲＯＭ３８に接続さ
れ、ＢＩＯＳ ＲＯＭ３８にはＣＰＵ３２への基本的な
入出力操作用の命令が記憶される。ＢＩＯＳＲＯＭ３８
は、Ｉ／Ｏ装置及びマイクロプロセッサ３２の操作装置
の間のインターフェイスに使用されるＢＩＯＳを含む。
ＲＯＭ３８内に記憶される命令は、ＢＩＯＳの実行時間
を減少させるためにＲＡＭ内にコピーされる。
【００１３】本発明は、特に図３のシステムのブロック
図を参照して以下に説明する。以下の説明にあたり、本
発明による装置及び方法はプレーナボードの他のハード
ウエア構成とともに使用することが考慮されていること
を理解されたい。例えば、このシステムプロセッサは、
インテル８０２８６または８０４８６マイクロプロセッ
サである。
【００１４】いま図３を参照すると、（データ、アドレ
ス、及び制御コンポーネントを有する）ＣＰＵローカル
バス３４はマイクロプロセッサ３２と数学コプロセッサ
３９及び小型コンピュータ・システム・インターフェイ
ス（ＳＣＳＩ）コントローラ４０との接続を行う。コン
ピュータ設計及びコンピュータ操作の当業者に知られて
いるように、ＳＣＳＩコントローラ４０は、リードオン
リメモリ（ＲＯＭ）４１、ＲＡＭ４２及び図面の右側に
示されたＩ／Ｏ接続によって容易実現される種々のタイ
プの適切な外部装置に接続され、または接続可能であ
る。ＳＣＳＩコントローラ４０は、（ハードディスク及
びフロッピディスク装置として知られる）固定または除
去可能な媒体電磁気記憶装置、電子光学記憶装置、テー
プ等の記憶メモリ装置を制御する際の記憶コントローラ
として作用する（以下記憶コントローラ４０として参照
する）。
【００１５】バスインターフェイスコントローラ（ＢＩ
Ｃ）３５は、ＣＰＵローカルバス３４とＩ／Ｏバス４４
を結合する。Ｉ／Ｏバス４４によって、ＢＩＣ３５はマ
イクロチャネルアダプタカード４５を受けるための複数
のＩ／Ｏスロットを有するマイクロチャネル・バス等の
付加機能バスに結合され、アダプタカード４５はＩ／Ｏ
装置またはメモリ（図示せず）に接続されている。Ｉ／
Ｏバス４４は、アドレス、データ及び制御の各コンポー
ネントを有する。
【００１６】Ｉ／Ｏバス４４に沿って、（４８で示され
る）図形情報を記憶し、（４９で示される）イメージ情
報を記憶するためのビデオＲＡＭ（ＶＲＡＭ）に関連す
るビデオ信号プロセッサＶＳＰ４６等の種々のＩ／Ｏコ
ンポーネントが接続されている。ＶＳＰ４６で変換され
るビデオ信号はデジタル−アナログ変換器（ＤＡＣ）５
０を通ってモニタまたは他のディスプレイ装置に送られ
る。ＶＳＰ４６が自然イメージ入力／出力としてここに
言及するものに接続されており、これはビデオレコーダ
／プレイヤ、カメラ等の形態をとる。Ｉ／Ｏバス４４
は、またデジタル信号プロセッサ（ＤＳＰ）５１に接続
され、ＤＳＰ５１は、信号を処理するためのソフトウエ
ア命令及びこのような処理に含まれるデータを記憶する
のに利用可能な、関連する命令ＲＡＭ５２及びデータＲ
ＡＭ５４を有する。このＤＳＰ５１は、音声コントロー
ラ５５を設けることによって音声入力及び出力の処理を
行い、及びアナログインターフェイス・コントローラ５
６を設けることによって他の信号を処理する。最後に、
Ｉ／Ｏバス４４は、関連する電気的に消去可能なプログ
ラマブル・リードオンリメモリ（ＥＥＰＲＯＭ）を有す
る入出力コントローラ５８に接続されており、入力及び
出力がフロッピディスク装置、プリンタまたはプロッタ
１４、キーボード１２、マウスまたはポインティング装
置（図示せず）を含む従来の周辺装置及びシリアル・ポ
ートによって交換される。
【００１７】ローカルプロセッサバス３４と記憶コント
ローラ４０特に記憶コントローラ４０内に含まれるＦＩ
ＦＯメモリとの間で有効なデータ転送を行うために、本
発明はある初期接続手順プロトコル信号を規定する。ロ
ーカルプロセッサバス３４上のこの信号の交換は、ＦＩ
ＦＯメモリのオーバランとローカルプロセッサバスへの
アンダランを防止するとともに、ローカルプロセッサバ
スがデータの完全性を失うことなくパイプライン操作モ
ードに入ることを可能にし、ＦＩＦＯメモリがデータを
変質（ｃｏｒｒｐｔｉｏｎ）させずに通過させることを
可能にする。ある操作状態下における信号の状態は、参
照する添付図面図４及び図５に示される。
【００１８】記憶コントローラ４０から出される信号
は、ここではＡＣＣＥＰＴ、ＦＬＵＳＨ、ＯＮＥ、ＴＷ
Ｏ、及びＴＨＲＥＥとして参照される。ＡＣＣＥＰＴは
（マイクロプロセッサ３２、数学コプロセッサ３９及び
バスインターフェイス・コントローラ３５のような）ロ
ーカルプロセッサバス３４に直接接続された論理プロセ
ッサに、ＦＩＦＯメモリ内に利用可能なデータもしくは
スペースがあり、転送を開始することができるというこ
とを知らせる。ＡＣＣＥＰＴは、転送を可能とするため
のデータが十分でないかまたはスペースが十分でないと
き、非活動状態である（添付図面でハイ）。このように
記憶コントローラ４０は、ローカルプロセッサバス３４
を介して、ＦＩＦＯメモリに記憶されたデータ・ブロッ
クの１つが転送のために使用可能であること及びＦＩＦ
Ｏメモリのスペースが転送されるデータ・ブロックの受
信のために使用可能であることを信号で知らせる能力を
備える。ＦＬＵＳＨは、ＦＩＦＯメモリ内に記憶された
すべてのデータを除去する必要があることをローカルプ
ロセッサバスのロジックに伝え、データをＦＩＦＯメモ
リからローカルプロセッサバスに転送しているときのみ
使用される。ＦＬＵＳＨは、すべてのデータがＦＩＦＯ
メモリから転送されるまで活動状態のままである。
【００１９】また、記憶コントローラは、ローカルプロ
セッサバスに供給される少なくとも２つのあらかじめ決
められた異なる数のデータブロックの記憶の発生を、ロ
ーカルプロセッサを介して信号で知らせる能力を有す
る。この能力は、信号ＯＮＥ、ＴＷＯ、及びＴＨＲＥＥ
によって提供される。ＯＮＥは、ローカルプロセッサバ
スのロジックにＦＩＦＯメモリに１バイトのデータが残
っていることを知らせる。ＯＮＥはデータがＦＩＦＯメ
モリからシステムに転送されるときに使用され、これに
よって１バイトの転送のみを要求しているかどうかをシ
ステムが検査することができる。ＴＷＯは、ＦＩＦＯメ
モリ内に２バイトのデータが残っていることをローカル
プロセッサバスのロジックに知らせ、データがＦＩＦＯ
メモリからシステムに転送されるときにのみ使用され
る。ＴＷＯは、ローカルプロセッサバスのロジックがワ
ード転送（１ワードは２バイト）に十分なデータが存在
するかどうか、またはパイプライン操作がもう１サイク
ル続くかどうかを検査することを可能にする。ＴＨＲＥ
Ｅは、ＯＮＥまたはＴＷＯと同様に、ＦＩＦＯメモリ内
に、システムに転送するための３バイトのデータが存在
していることを示す。ＴＨＲＥＥが活動状態であれば、
ローカルプロセッサバスのロジックはパイプライン操作
を続けることができる。
【００２０】ローカルプロセッサバスのロジックから出
される信号は、ここではＡＣＫ、ＨＢＶ及びＬＢＶとし
て知られている。ＡＣＫ信号は、肯定応答であり、デー
タが転送されていることをＦＩＦＯメモリに知らせる。
ＨＢＶ及びＬＢＶ信号は、データブロックのどの部分が
有効と考慮されているのかを、ローカルプロセッサバス
を介して信号で知らせる。この目的のためにデータブロ
ックが２バイトの１ワードであると仮定するならば、Ｈ
ＢＶ及びＬＢＶ信号は、１データブロック全体（１ワー
ド）、データブロックの第１の半ブロック（データブロ
ックの前半部１バイト）及びデータブロックの第２の半
ブロック（データブロックの後半部１バイト）の完全性
の有効性（または有用性）を示す。ＡＣＫが（各転送の
始めで）データ転送を示す活動状態を示すならば、記憶
コントローラ４０は、ＨＢＶ及びＬＢＶから、転送され
るデータの総量及びどの部分が有効と見なされるかを検
査しなければならない。
【００２１】システムからＦＩＦＯメモリへのデータの
転送は、ＡＣＣＥＰＴが活動状態になることによって始
まる（図４参照）。ＡＣＫは、各転送の始めで活動状態
になり、ＨＢＶ及びＬＢＶは１ワードまたは１バイトの
転送を示す。ＦＩＦＯメモリがｆｉｌｌのしきい値レベ
ルに達するとＡＣＣＥＰＴは非活動状態になり、データ
の転送は最後のサイクルが始まると停止する。
【００２２】ＦＩＦＯメモリからシステムへのデータの
転送は、ＡＣＣＥＰＴが活動状態になるかＦＬＵＳＨが
活動状態になるかで始まる（図５参照）。ＡＣＫは、各
転送の始めで活動状態になる。ＨＢＶ及びＬＢＶはワー
ド転送またはバイト転送を表し、（もし１ワードより少
ない場合には）どの部分が有効とみなされるかを示す。
信号ＯＮＥ、ＴＷＯ及びＴＨＲＥＥはデータ転送及びパ
イプライン操作を続けるかどうかを決定する。最後のデ
ータバイトが転送されると、ＦＬＵＳＨは非活動状態に
なる。ＦＬＵＳＨではなくＡＣＣＥＰＴが転送を初期化
する場合、ｆｉｌｌのしきい値レベルに達するとＡＣＣ
ＥＰＴは非活動状態になり、データの転送は最後のサイ
クルが始まると停止する。
【図面の簡単な説明】
【図１】本発明を実施するパーソナルコンピュータの概
略図である。
【図２】シャシ、カバー及びプレーナボードを含む図１
のパーソナルコンピュータのある構成要素及びそれらの
構成要素間のある関係を示す分解斜視図である。
【図３】図１及び図２のパーソナルコンピュータのある
構成要素のブロック図である。
【図４】図１ないし図３のパーソナルコンピュータ内の
ローカルプロセッサバス及びＳＣＳＩコントローラの間
で交換されるある信号のダイヤグラムである。
【図５】図１ないし図３のパーソナルコンピュータ内の
ローカルプロセッサバス及びＳＣＳＩコントローラの間
で交換される他の信号を示す図４と同様のダイヤグラム
である。
【符号の説明】
１０…マイクロコンピュータ １１…モニタ １２…キーボード １４…プリンタ １５…カバー １９…シャシ ２２…上方ベイ ３４…高速ＣＰＵローカルバス ３５…インターフェイス・コントローラ ３６…ランダムアクセスメモリ ３８…ＢＩＯＳ ＲＡＭ ４４…バス ５５…音声コントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー・ジェイムズ・モア アメリカ合衆国33433 フロリダ州ボカ・ ラトン、ハンツマンプレイス 8371番地 (72)発明者 リチャード・ダブリュ・ボーヘス アメリカ合衆国33431 フロリダ州ボカ・ ラトン、サード・アベニュー エヌ．ダブ リュ．4072番地

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 高速ローカルプロセッサバスと、 前記ローカルプロセッサバスを介してデータブロックの
    転送の発生を示す信号を供給することができ、前記ロー
    カルプロセッサバスに直接結合された少なくとも１つの
    論理プロセッサ装置と、 前記プロセッサ装置と記憶メモリ装置との間の通信を調
    整するために直接前記ローカルプロセッサバスに接続さ
    れるとともに、前記ローカルプロセッサバスで交換され
    るデータブロックを一時的に記憶するためのＦＩＦＯメ
    モリを有し、前記ローカルプロセッサバスを介してＦＩ
    ＦＯメモリの状態を信号で知らせることのできる記憶コ
    ントローラとを有し、 前記プロセッサ装置及び前記記憶コントローラは、前記
    ＦＩＦＯメモリが転送に使用可能な１つのデータ及びデ
    ータの受信に使用可能なスペースを有するときには、前
    記ローカルプロセッサバスと前記ＦＩＦＯメモリとの間
    でデータブロックを交換するために協働する一方、必要
    に応じて前記ローカルプロセッサデータバスを介し前記
    ＦＩＦＯメモリを空きにするために協働することを特徴
    とする、パーソナルコンピュータシステム。
  2. 【請求項２】 前記記憶コントローラは、前記ローカル
    プロセッサバスを介して、前記ローカルプロセッサバス
    に送られる少なくとも２つの所定の数のデータブロック
    の記憶が発生することを信号で知らせることができる、
    請求項１に記載のパーソナルコンピュータシステム。
  3. 【請求項３】 高速ローカルプロセッサバスと、 前記ローカルプロセッサバスを介してデータブロックの
    転送の発生を示す信号及びデータブロックのどの部分を
    有効と考慮するかの信号を供給することができ、前記ロ
    ーカルプロセッサバスに直接結合された少なくとも１つ
    の論理プロセッサ装置と、 前記プロセッサ装置と記憶メモリ装置との間の通信を調
    整するために直接前記ローカルプロセッサバスに接続さ
    れるとともに、前記ローカルプロセッサバスで交換され
    るデータブロックを一時的に記憶するためのＦＩＦＯメ
    モリを有し、前記ローカルプロセッサバスを介してＦＩ
    ＦＯメモリの状態を信号で知らせることができる記憶コ
    ントローラであって、前記ＦＩＦＯメモリに記憶された
    データブロックの１つが転送可能であること及び前記Ｆ
    ＩＦＯメモリ内のスペースが転送されるデータブロック
    を受信可能であることを、前記ローカルプロセッサバス
    を介して信号を知らせることができ、かつ前記ローカル
    プロセッサバスを介して送付され、データの転送の発生
    及びデータブロックのどの部分が有効であると考慮され
    るかを示す信号を認識することができる記憶コントロー
    ラとを有し、 前記プロセッサ装置及び前記記憶コントローラは、信号
    で示されるデータブロックの全体、第１の半ブロック及
    び第２の半ブロックの有効性を識別することができ、か
    つ前記ＦＩＦＯメモリが転送しうるデータブロック及び
    データを受信しうるスペースを有する場合には、共働し
    て前記ローカルプロセッサバスと前記ＦＩＦＯメモリと
    の間でデータブロックを交換することができる一方、必
    要に応じて共働して前記ローカルプロセッサバスを介し
    前記ＦＩＦＯメモリを空きにすることができる、パーソ
    ナルコンピュータシステム。
JP4117726A 1991-06-07 1992-05-11 パーソナルコンピュータシステム Pending JPH05173954A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71223391A 1991-06-07 1991-06-07
US712233 1991-06-07

Publications (1)

Publication Number Publication Date
JPH05173954A true JPH05173954A (ja) 1993-07-13

Family

ID=24861287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4117726A Pending JPH05173954A (ja) 1991-06-07 1992-05-11 パーソナルコンピュータシステム

Country Status (4)

Country Link
US (1) US5550991A (ja)
EP (1) EP0517509A1 (ja)
JP (1) JPH05173954A (ja)
CA (1) CA2065989C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5649162A (en) * 1993-05-24 1997-07-15 Micron Electronics, Inc. Local bus interface
US5719920A (en) * 1995-03-31 1998-02-17 The Messenger Group Llc Method and apparatus for processing and downloading sound messages onto a permanent memory of a communication package
US5768162A (en) * 1995-07-26 1998-06-16 Comptek Federal Systems, Inc. Data bus recorder
US6038620A (en) * 1996-09-09 2000-03-14 International Business Machines Corporation Method and system for optimal high speed match in a high performance controller which ensures an input/output interface stays ahead of a host interface
US6006344A (en) * 1997-01-21 1999-12-21 Dell Usa, L.P., A Texas Limited Partnership Keyboard controlled diagnostic system
US7716437B2 (en) * 2007-07-31 2010-05-11 International Business Machines Corporation Dynamic timer configuration for task monitoring in a remote mirror and copy environment

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288860A (en) * 1979-08-02 1981-09-08 Sperry Corporation Dynamic storage synchronizer using variable oscillator and FIFO buffer
US4344132A (en) * 1979-12-14 1982-08-10 International Business Machines Corporation Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus
US4542457A (en) * 1983-01-11 1985-09-17 Burroughs Corporation Burst mode data block transfer system
US5038277A (en) * 1983-11-07 1991-08-06 Digital Equipment Corporation Adjustable buffer for data communications in a data processing system
US4935894A (en) * 1987-08-31 1990-06-19 Motorola, Inc. Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
US5146582A (en) * 1989-06-19 1992-09-08 International Business Machines Corp. Data processing system with means to convert burst operations into memory pipelined operations
US5175825A (en) * 1990-02-02 1992-12-29 Auspex Systems, Inc. High speed, flexible source/destination data burst direct memory access controller
US5142626A (en) * 1990-07-20 1992-08-25 International Business Machines Corp. Personal computer with removable media identification
US5440693A (en) * 1990-07-19 1995-08-08 International Business Machines Corp. Personal computer with drive identification
US5265255A (en) * 1990-09-24 1993-11-23 International Business Machines Corp. Personal computer system with interrupt controller
US5301343A (en) * 1990-12-31 1994-04-05 International Business Machines Corp. System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
US5353417A (en) * 1991-05-28 1994-10-04 International Business Machines Corp. Personal computer with bus interface controller coupled directly with local processor and input/output data buses and for anticipating memory control changes on arbitration for bus access
US5287476A (en) * 1991-06-07 1994-02-15 International Business Machines Corp. Personal computer system with storage controller controlling data transfer
US5371861A (en) * 1992-09-15 1994-12-06 International Business Machines Corp. Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5299315A (en) * 1992-09-17 1994-03-29 International Business Machines Corp. Personal computer with programmable threshold FIFO registers for data transfer
US5313593A (en) * 1992-09-17 1994-05-17 International Business Machines Corp. Personal computer system with bus noise rejection
US5471585A (en) * 1992-09-17 1995-11-28 International Business Machines Corp. Personal computer system with input/output controller having serial/parallel ports and a feedback line indicating readiness of the ports
US5485585A (en) * 1992-09-18 1996-01-16 International Business Machines Corporation Personal computer with alternate system controller and register for identifying active system controller

Also Published As

Publication number Publication date
CA2065989A1 (en) 1992-12-08
CA2065989C (en) 1998-03-31
US5550991A (en) 1996-08-27
EP0517509A1 (en) 1992-12-09

Similar Documents

Publication Publication Date Title
US5299315A (en) Personal computer with programmable threshold FIFO registers for data transfer
US5371861A (en) Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
JP2533254B2 (ja) 割込みコントロ―ラを有するパ―ソナル・コンピュ―タ・システム
US5748945A (en) Method for slave DMA emulation on a computer system bus
AU660667B2 (en) A computer system
JPH07111669B2 (ja) 一体式保持具を有するコネクタ・アセンブリを備えたパーソナル・コンピュータ
US5276864A (en) Personal computer with alternate system controller error detection
JP2970081B2 (ja) 駆動機構の識別を行うパーソナル・コンピュータ
US5287476A (en) Personal computer system with storage controller controlling data transfer
JPH05173954A (ja) パーソナルコンピュータシステム
JPH06195302A (ja) システム制御装置の識別が可能なコンピュータ・システム
JPH05101001A (ja) パーソナルコンピユータシステム
US5293590A (en) Personal computer with interface controller
JP2982839B2 (ja) パーソナルコンピュータシステム
JP2582504B2 (ja) パーソナル・コンピュータ・システム
KR950005214B1 (ko) 퍼스널 컴퓨터 시스템
EP0810528B1 (en) Apparatus for DMA-slave emulation on a computer systems bus
EP0516323A1 (en) Personal computer systems
JPH0628311A (ja) 代替システムコントローラサブシステムを備えたパーソナルコンピュータ
Guenette et al. System Options