JPH06195302A

JPH06195302A - システム制御装置の識別が可能なコンピュータ・システム

Info

Publication number: JPH06195302A
Application number: JP5186071A
Authority: JP
Inventors: Duy Q Huynh; デュイ・コック・フイン; Lam Kim Van; キム・ヴァン・ラム; Loc T Tran; ロック・ティアン・トラン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-09-18
Filing date: 1993-07-28
Publication date: 1994-07-15
Also published as: US5485585A

Abstract

(57)【要約】【目的】パーソナル・コンピュータ・システムにおい
て、当該システムに対して代替システム制御装置が与え
られている場合に、本来のシステム制御プロセッサをリ
セットし、初期化し、さらに絶縁する一方で、両者の識
別を可能にする。【構成】本発明は、システムの中央演算処理装置（Ｃ
ＰＵ）あるいはシステム制御プロセッサとして機能でき
る１個以上のマイクロプロセッサの内、実際に稼働して
いるもの及びそのプロセッサの位置を示す状態ビットの
設定方式を提供する。このように稼働状態のプロセッサ
を識別することで、診断目的等のために潜在的にそのよ
うな情報を必要とするソフトウェアが、効率よく機能す
ることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明に関するパーソナル・コン
ピュータ・システムは、当該システムに対して代替シス
テム制御装置が与えられた場合に、本来のシステム制御
プロセッサをリセットし、初期化し、さらに絶縁する機
能を有するものである。特に、２個の利用可能なシステ
ム・プロセッサの内、稼働状態にあってシステムの制御
を行っているのはいずれのプロセッサかを通知し記録す
るために、稼動状態にある当該プロセッサがアクセス可
能なレジスタに状態ビットをセットするコンピュータ・
システムに関する。

【０００２】

【従来の技術】本発明は、次の出願に関連するものであ
る。即ち、米国特許出願第７０６，４２５号「代替シス
テム制御装置を有するパーソナル・コンピュータ」、米
国特許出願第７１１，６７２号「代替システム制御装置
を備えたパーソナル・コンピュータ」、米国特許出願第
７６６，３０７号「代替システム制御装置が重複するパ
ーソナル・コンピュータ・システム」、米国特許出願第
７６５，８０５号「代替システム制御装置サブシステム
を有するパーソナル・コンピュータ」、及び米国特許出
願第８７３，１３６号「代替システム制御装置によるエ
ラー検知を備えたパーソナル・コンピュータ」である。

【０００３】一般的なパーソナル・コンピュータ・シス
テム、特にＩＢＭのパーソナル・コンピュータが、現代
社会における多くの分野においてその機能を発揮して広
く利用されてきている。パーソナル・コンピュータ・シ
ステムは、通常、デスク・トップ型、床置き型、あるい
は携帯用マイクロコンピュータとして定義することがで
き、一つのシステム・プロセッサと関連する揮発性及び
不揮発性の記憶素子、表示モニタ、鍵盤装置、一つ以上
のディスク駆動機構、固定ディスク記憶装置、及び選択
的な印刷装置から成るシステム・ユニットから構成され
る。これらのシステムの顕著な特徴の一つは、これらの
構成部品を互いに電気的に結合するためのマザーボード
（ここでいうのは、システム・ボード、システム・プレ
ーナ、あるいは、プレーナとして知られているもの）の
使用である。これらのシステムは、基本的には、ひとり
のユーザに独立した計算能力を提供し、個人及び小企業
においても安価に購入できる価格に設計されている。そ
のようなパーソナル・コンピュータ・システムの例とし
て、ＩＢＭのパーソナル・コンピュータＡＴおよびパー
ソナル・システム／２（ＰＳ／２）モデル２５、３０、
３５、４０、Ｌ４０ＳＸ，５０、５５、５７、６５、７
０、８０、９０、９５がある。

【０００４】これらのシステムは、一般に二つの群に分
類される。一つは、ファミリＩ型と通常言われており、
ＩＢＭのパーソナル・コンピュータＡＴ及び他の”ＩＢ
Ｍ互換”機に代表されるバス・アーキテクチャを使用し
ている。もう一つは、ファミリＩＩ型といわれており、
ＩＢＭ社のパーソナル・システム／２モデル５０〜９５
に代表されるマイクロ・チャネル・バス・アーキテクチ
ャを使用している。初期のファミリＩ型は、通常、一般
的なＩＮＴＥＬの８０８８か８０８６をシステム・プロ
セッサのマイクロプロセッサとして使用していた。後の
ファミリＩおよびファミリＩＩ型のあるものは、高速の
ＩＮＴＥＬの８０２８６、８０３８６、８０４８６のマ
イクロプロセッサが通常使用され、それによって、実モ
ードにおいては低速のＩＮＴＥＬ８０８６マイクロプロ
セッサをエミュレートし、あるいは保護モードにおいて
は、アドレス範囲を１ＭＢから４ＧＢに拡張する操作
が、いくつかの型について可能である。つまり、８０２
８６、８０３８６、８０４８６マイクロプロセッサの実
モードの機能は、８０８６及び８０８８用に書かれたソ
フトウェアについて、ハードウェアの互換性を提供する
ことである。

【０００５】パーソナル・コンピュータ技術が、８ビッ
トから１６ビットへ、さらには３２ビット幅のバス・イ
ンタラクションへ発展し、実モードと保護モードの双方
の動作が可能な高速マイクロプロセッサが開発されてき
たことから、パーソナル・コンピュータのアーキテクチ
ャを多岐に渡るバス領域に分割することによってその性
能が追求されてきている。さらに具体的には、本来のＩ
ＢＭＰＣにおいて、拡張バスとして知られてきたもの
は本質的にマイクロプロセッサ（８０８６または８０８
８）の接続部を直接延長したものであり、必要に応じて
バッファ及びデマルチプレクサが設けられていた。その
後、ＡＴバス仕様（現在では、インダストリ・スタンダ
ード・アーキテクチャまたはＩＳＡとしても知られてい
る）が発展してきて広く利用されるようになったため、
マイクロプロセッサとバス間のほとんど直接的であった
接続を分断することができるようになり、その結果ロー
カル・プロセッサ・バスと呼ばれるもの及びその名称を
拡張バスから入出力バスへと変えたものが創り出され
た。一般的にローカル・プロセッサ・バスは高性能であ
るため、入出力バスよりも速いクロック速度（通常ヘル
ツで表される）で動作する。さらにＩＢＭのＡＴアーキ
テクチャにおいては、直接メモリアクセス（ＤＭＡ）割
込みに使用する際に、入出力バス上で１個以上のマイク
ロプロセッサが稼働する可能性が許容されている。

【０００６】高性能化の到達点への試みが続けられ、さ
らにマイクロプロセッサがより速いクロック速度に対応
できるようになってきたことから、代替システム制御装
置を設けることが望ましいという構想が生まれてきた。
この代替システム制御装置は適切な状況下において、こ
の制御装置が挿入された場合のシステムの制御を想定し
ている。例えば、プロセッサのアップグレイド・カード
あるいはボードを設けることが、そのような考え方の一
例である。このように、通常のこの構想は、先に使用さ
れている構成部品をアップグレイドしたその構成部品で
置換することと考えられてきた。このような置換は、そ
の構成部品が容易に交換可能なソケット接続されている
場合には簡単である。

【０００７】

【発明が解決しようとする課題】しかしながら、構成部
品が回路基板上に半田付けされているような場合（表面
実装するＩｎｔｅｌ８０３８６ＳＸのように）、その
ような置換は実施困難かあるいは不可能である。また単
純に代替素子を追加するだけでは、普通、システム資源
及びバス・アクセスの制御において許容できない競合を
生じることになるであろう。

【０００８】

【課題を解決するための手段】以上のことを踏まえ本発
明は、システムの中央演算処理装置（ＣＰＵ）あるいは
システム制御プロセッサとして機能できる１個以上のマ
イクロプロセッサの内、実際に稼働しているもの及びそ
のプロセッサの位置を示す状態ビットの設定方式を提供
するものである。

【０００９】

【実施例】以下に本発明を、好ましい実施例を示した図
を参照してより詳細に記述するが、説明を始めるにあた
って、適切な当業者であれば本発明の有用な効果を得よ
うとしてここに記述された発明を修正することもあると
考えられる。したがって、以下の記述は、一般的な技術
者に指示するための大まかな、説明のための開示であっ
て、本発明を限定するものではない。

【００１０】添付の図面を参照すると、本発明を実施し
たマイクロコンピュータが、図１の１０で示されてい
る。上記したように、コンピュータ１０は、関連するモ
ニタ１１、鍵盤装置１２、及び印刷装置又はプロッタ１
４を備えている。図２に示すように、コンピュータ１０
は、シャーシ１９と組み合わされたカバー１５を有し、
デジタル・データを処理及び記憶するための電気的に稼
働するデータの処理及び記憶部品を収納する、外装され
シールドされた本体を形成する。。図２に示された形態
では、コンピュータ１０はまた、随意の入出力ケーブル
接続のカバー１６を有し、コンピュータシステムの入出
力ケーブルの接続部を覆い、保護している。少なくとも
ある種のシステム部品は、多層プレーナ２０（ここで
は、マザーボードあるいはシステム・ボードともいう）
上に装着されている。多層プレーナは、シャーシ１９に
取り付けられ、先に明示したもの及びフロッピ・ディス
ク装置、種々の形の直接アクセス記憶装置、アクセサリ
ー・カードあるいはボード等の関連素子を含むコンピュ
ータ１０の構成部品を電気的に内部接続するための手段
となっている。

【００１１】シャーシ１９は、底面及び背面パネル（図
２のように、ケーブル接続カバー１６で外部を覆われる
場合もある。）を有し、磁気あるいは光学ディスク、テ
ープ・バックアップ装置などのためのディスク装置のよ
うなデータ記憶装置を収納するために、少なくとも一つ
の空いた部分を設定している。図示された形態では、上
部の空間２２は、ある大きさの周辺機器駆動機構（３．
５インチ駆動機構として知られている様なもの）を受容
するのに適合している。フロッピー・ディスク装置は、
この上部空間２２に備え付けても良い。それは、一般に
知られているように取り外しできる媒体の直接アクセス
記憶装置で、その中にディスケットを挿入することがで
き、またデータを受信し、記憶し、送り出すためにディ
スケットを使用することができる。

【００１２】上記の構造を本発明と関連付ける前に、パ
ーソナル・コンピュータ・システム１０の一般的な操作
の概要を、説明する。図３は、本発明に沿ったシステム
１０のようなコンピュータ・システムの種々の構成部分
を図示したパーソナル・コンピュータ・システムのブロ
ック図である。その中には、プレーナ２０に装着された
構成部分、プレーナの入出力スロットへの接続部、及び
他のパーソナル・コンピュータ・システムのハードウェ
アが含まれる。プレーナに接続されているのは、システ
ム・プロセッサ３２である。ＣＰＵ３２としては、適当
なマイクロプロセッサを用いることができるが、その一
例としてＩＢＭ社の３８６ＳＬＣが挙げられる。ＣＰＵ
３２は、高速ＣＰＵローカル・バス３４によって、バス
・インターフェース制御ユニット３５、ここではシング
ル・インライン記憶素子モジュール（ＳＩＭＭ）として
示されている揮発性ランダム・アクセス記憶素子（ＲＡ
Ｍ）３６、及びＣＰＵ３２への基本入出力操作のための
命令を記憶したＢＩＯＳＲＯＭ３８に接続される。バス
・インターフェース制御装置３５は、多くの機能を担っ
ており（そのいくつかについては後に詳述する）、それ
らは米国特許出願第７０６，４９０号、第７０６，５３
４号、及び第７０６，６０２号に十分に開示されてい
る。ＢＩＯＳＲＯＭ３８は、入出力装置とマイクロプ
ロセッサ３２のオペレーティング・システム間のインタ
ーフェースに使用されるＢＩＯＳを含んでいる。ＲＯＭ
３８に記憶された命令は、ＢＩＯＳの実行時間を短縮す
るためにＲＡＭ３６に複写することができる。

【００１３】本発明を、特に図３のシステムブロック図
を参照して説明する。以下に続く説明によって、本発明
による装置及び方法が、プレーナ・ボードの他のハード
ウェア構成にも使用できることが理解される。例えば、
システム・プロセッサは、ＩＮＴＥＬ社の８０４８６マ
イクロプロセッサでも良い。

【００１４】図３に戻って、ＣＰＵローカルバス３４
（データ、アドレス、制御部分から成る）によって、マ
イクロプロセッサ３２を、算術演算コプロセッサ３９及
び小型コンピュータ・システム・インターフェース（Ｓ
ＣＳＩ）制御装置４０とも接続できる。ＳＣＳＩ制御装
置４０は、コンピュータ設計及び操作技術者には知られ
ているが、ＲＯＭ４１、ＲＡＭ４２、及び図３右側に示
された入出力接続部によって種々の型式の適当な内部あ
るいは外部装置へ容易に接続され、また接続可能であ
る。ＳＣＳＩ制御装置４０は、固定及び着脱可能な媒体
の電気磁気的記憶装置（ハード及びフロッピーデイスク
駆動機構としても知られる）、電気光学的、テープ及び
他の記憶装置等の記憶装置を制御する場合の、記憶装置
制御装置として機能する。

【００１５】バス・インターフェース制御装置（ＢＩ
Ｃ）３５は、ＣＰＵローカルバス３４を入出力バス４４
と接続し、特にプロトコル・トランスレータ、メモリ制
御装置、ＤＭＡ制御装置として機能する。バス４４によ
って、ＢＩＣ３５は、マイクロ・チャネル・バスのよう
な選択機構バスと結合される。マイクロ・チャネル・バ
スは、マイクロ・チャネル・アダプタ・カード４５を収
納するための複数の入出力スロットを有し、マイクロ・
チャネル・アダプタ・カード４５はさらに、入出力装置
あるいは記憶装置（図示せず）に接続されることもあ
る。入出力バス４４は、アドレス、データ、及び制御要
素を含む。入出力バス４４は、マイクロ・チャネル以外
のバス仕様にも構成することができる。

【００１６】入出力バス４４に沿って結合されているも
のは、画像信号処理装置（ＶＳＰ）４６のような種々の
入出力部品である。画像信号処理装置４６は、文字ベー
ス情報を記憶し（４８で示す）、グラフィック・ベース
もしくはイメージ・ベースの情報を記憶する（４９で示
す）ビデオＲＡＭ（ＶＲＡＭ）に関係する。処理装置４
６によって交換された画像信号は、ディジタル・アナロ
グ変換器（ＤＡＣ）５０を通してモニタまたは他の表示
装置へ送られる。ＶＳＰ４６を、カメラなどの画像記録
再生装置の形態を取る、いわゆる自然な入出力と直接に
接続することも可能である。入出力バス４４はまた、ソ
フトウェア命令を記憶できる命令ＲＡＭ５２とデータＲ
ＡＭ５４に関連するディジタル信号処理装置（ＤＳＰ）
と結合されている。ソフトウェア命令は、ＤＳＰ５１に
よる信号処理とその処理に含まれるデータ処理のために
使用される。ＤＳＰ５１によって、音声制御装置５５の
設置による音声入力及び出力の処理ができる。また、ア
ナログ・インターフェース制御装置５６に設置による他
の信号も扱える。最後に、入出力バス４４は、入出力制
御装置５８に結合される。入出力制御装置５８は、関連
する電気的に書換え可能な読取専用記憶素子（ＥＥＰＲ
ＯＭ）５９を持ち、それによって入力及び出力を、汎用
的な周辺機器と交換する。制御装置５８は、シリアル・
ポートによって通常の周辺機器と入力及び出力を交換す
る。周辺機器には、フロッピー・ディスク駆動装置、印
刷装置あるいはプロッタ１４、鍵盤装置１２、マウスあ
るいはポインティング（図示せず）が含まれる。

【００１７】パーソナル・コンピュータ１０に付与され
る機能を詳細に述べる前に、先ずパーソナル・コンピュ
ータのいわゆるマルチプルマスタもしくはバスマスタの
サポートに触れることが適切であろう。ここで云う「マ
スタ」とは、バスの制御を獲得し、そのバス上のアドレ
ス、データ及び制御信号を駆動するために設計されたプ
ロセッサもしくは何等かの回路のことである。このよう
な機能により、マスタ装置はシステムメモリと他の装置
間で情報を転送することができる。

【００１８】このマスタを３つの型に分けることが提案
されている。即ち、システムマスタ（普通はＣＰＵ）、
ＤＭＡマスタ（ＤＭＡ制御装置）、及びバスマスタであ
る。システムマスタは、システム構成を制御し管理す
る。これは通常はシステムにおけるデフォールトマスタ
である。デフォールトマスタは、他にバスを要求するマ
スタがいないときそのバスを所有する。ＤＭＡマスタは
特殊な型のマスタであり、ＤＭＡスレーブとメモリスレ
ーブ間でデータを転送し、バスの調停自体は行わないが
調停者であるＤＭＡスレーブのために働く。バスマスタ
は本発明において使用されるように、バスの使用におけ
る調停を行い、入出力スレーブもしくはメモリスレーブ
との情報転送をサポートする。

【００１９】ある装置を「バスマスタ」と呼ぶと紛らわ
しいことがある。なぜなら、バスマスタは必ずしもプロ
セッサを必要としないからである。さらに、他のバスマ
スタによってアクセスされると、バスマスタはスレーブ
として応答するために呼出されたりもする。バスマスタ
は、調停によりバスの制御を獲得しかつ規定のバスサイ
クルの実行を制御する能力を有することによって識別さ
れる。一般的に、３種のバスマスタがある。即ち、全機
能型、特定機能型、及びプログラム可能特定機能型であ
る。これらの基本的な相違は、フレキシビリティ、機
能、コストの度合である。全機能型バスマスタは最もフ
レキシブルで、高機能で、かつコストも高い。通常、全
機能型バスマスタは自身のプログラム可能なＣＰＵを有
しており、オペレーティング・システムを含む全てのシ
ステム資源を制御することができる。特定機能型バスバ
スタは、フレキシビリティ、機能、コストとも最も低
い。通常、特定機能型バスマスタは特定機能を実行する
ために論理回路を使用するがＣＰＵは使用せず、他のマ
スタからの援助もほとんどあるいは全く必要としない。
プログラム可能特定機能型は、他の２つの型の中間の範
躊に入るものである。特定機能型とプログラム可能特定
機能型との基本的な相違は、バスマスタの機能特性及び
または実行特性を変更できるかどうかである。そのよう
な変更は、プロセッサまたは設定可能なレジスタを用い
ることによって実現可能である。

【００２０】本明細書中の定義に従えば、ＣＰＵ３２及
びＳＣＳＩ制御装置４０は、直接ローカル・バス３４に
接続されているかもしくはその上にあるマスタとして機
能し得る。一方、入出力制御装置５８、ＤＳＰ５１、Ｖ
ＳＰ４６、及びおそらくはマイクロ・チャネルのスロッ
トに装着されているアクセサリ・ボード４５は全て、直
接入出力バス４４に接続されているかもしくはその上に
あるマスタとして機能し得る。

【００２１】本発明が実施されるパーソナル・コンピュ
ータは代替システム制御装置を備えており、これは直接
ローカル・プロセッサ・バスに接続されているかもしく
はその上に設けられ、稼働中は本来のシステム・プロセ
ッサ（ＣＰＵ３２）を絶縁させることができる。この点
については、米国特許出願第７０６，４２５号及び第７
１１，６７２号にその背景となる情報が記載されてい
る。本発明によるパーソナル・コンピュータは、直接ロ
ーカル・プロセッサ・バス３４に接続されたコネクタを
有しており、ここに代替プロセッサを装着することがで
きる。さらに前記のバス・インターフェース制御装置３
５は、このコネクタにおける代替プロセッサの有無を検
知し、代替プロセッサが有ることを検知した場合は、そ
れに対応してローカル・プロセッサ・バスの制御をマイ
クロプロセッサからこのコネクタに装着された代替プロ
セッサへと移す。

【００２２】本発明の好ましい態様としては、算術演算
コプロセッサ（ＭＣＰＵ）３９のような数値計算コプロ
セッサを樹脂製チップキャリア内にパッケージングする
ことが有利である。このような素子のコネクタを、外側
２列の１１×１１ピン・グリッド・アレイ型のフットプ
リントを使用するソケットの形で設けることが一般に行
われている。図３のＭＣＰＵ３９は、通常このようなソ
ケット・コネクタ及び中間的なアダプタ・コネクタを利
用して取り付けられている。典型的な数値演算コプロセ
ッサは、そのようなコネクタにおいて可能な全接続ピン
数である１２１本よりも少ない、通常６８本のピン数が
使用されている。しかしながら、それらの接続の中に
は、普通ローカル・プロセッサ・バスのデータ信号及び
いくつかの制御信号が含まれている。従って、コネクタ
のピン配置の中にさらに信号を追加してから代替システ
ム制御装置をパッケージングし、そのコネクタの全ての
有効なピンを使用することによって、後記の本発明を実
施するために必要な全ての信号が利用可能になる。

【００２３】本発明においては特に上記のようなソケッ
ト・コネクタに装着された場合、ローカル・プロセッサ
・バス３４の信号を、ＣＰＵ３２と代替システム制御装
置６０の双方が利用できるようになる。本来のシステム
制御装置（ＣＰＵ）３２と代替システム制御装置６０の
双方ともバス・インターフェース制御装置（ＢＩＣ）３
５に接続されており、ＢＩＣ３５は、種々の機能の１つ
として電源起動及びリセットに対して論理的サポートを
行う機能を担っている。

【００２４】パーソナル・コンピュータ１０に電源投入
すると、所与の僅かな時間内に電源が全ての直流電源レ
ベルを稼働状態にした後、電源起動サポート論理へＰＯ
ＷＥＲ＿ＧＯＯＤ信号を与える。この論理がＰＯＷＥＲ
＿ＧＯＯＤ信号を受信すると、ＢＩＣ３５がローカル・
バス装置、ＣＰＵ３２、及び代替システム制御装置（ａ
ｌｔｅｒｎａｔｅｓｙｓｔｅｍｃｏｎｔｒｏｌｌｅ
ｒ：以後「ＡＳＣ」と称する場合がある）６０へリセッ
ト信号を送り、ＣＰＵ３２へのＨＯＬＤ信号を稼働状態
にする。リセット信号についてさらに詳細な情報を得た
い場合は、Ｉｎｔｅｌ社のマイクロプロセッサ仕様書を
参照されたい。通常リセット信号はレベル検知式の同期
信号であり、ＣＰＵ３２及びＡＳＣ６０等の適切な動作
を保証するためにセットアップ時間及び保持時間を一致
させる必要がある。

【００２５】ＣＰＵ３２とＡＳＣ６０によるそれらの信
号の確認を保証し、ＣＰＵ３２を既知の状態にリセット
する所定の時間の後、ＢＩＣ３５はＡＳＣ保持確認信号
（ＡＣＳｈｏｌｄａｃｋｎｏｗｌｅｄｇｅｓｉｇ
ｎａｌ：以後「ＡＳＣ＿ＨＬＤＡ」と称する）をサンプ
リングする。もしＡＳＣ＿ＨＬＤＡがＬ（ｌｏｗ）であ
れば、ＡＳＣがシステム内に存在すると認識され、それ
によってＢＩＣ３５がＣＰＵ＿ＲＥＳＥＴ信号をＬにす
る。ＣＰＵ３２はその内部初期化を終了し、ＣＰＵ保持
認知信号（ＣＰＵｈｏｌｄａｃｋｎｏｗｌｅｄｇｅ
ｓｉｇｎａｌ：以後「ＣＰＵ＿ＨＬＤＡ」と称する）
をＨ（ｈｉｇｈ）にする。ＨのＣＰＵ＿ＨＬＤＡ信号が
サンプリングされると、ＡＳＣ＿ＲＥＳＥＴ信号を含む
リセット信号が非稼働状態にされ、そしてＣＰＵ３２が
ローカル・プロセッサ・バス３４の制御から遮断される
一方、ＡＳＣ６０がその制御を獲得する。

【００２６】逆にＡＳＣ＿ＨＬＤＡ信号がＨであり、Ｂ
ＩＣ３５がＡＳＣ６０は存在しないと認識した場合は、
全てのリセット信号及びＣＰＵ＿ＨＬＤＡ信号が非稼働
状態にされる。ＣＰＵ３２は初期化を完了した後、ロー
カル・プロセッサ・バス３４及びそのシステムの制御を
獲得する。

【００２７】前記の関連出願に記載されているように、
本発明においても代替システム制御装置（ＡＳＣ）がい
くつかの形態をとり得ると考えている。特にＡＳＣ６０
を、コンピュータ・システム１０とこのシステムのソフ
トウェア動作のテスト及び評価に使用するエミュレータ
回路中に設けてもよい。別の例として、ＣＰＵ３２を変
更することなく、データのキャッシュ処理と性能比較を
行うキャッシュ・プロッサ・サブシステムとしてＡＳＣ
６０を設けてもよい。他の例としては、ＡＳＣ６０がシ
ステム１０の性能を上げるためのアップグレイドされた
プロセッサ（例えばＩＢＭ社による４８６ＬＣ等）であ
ってもよい。本発明においては、最後に挙げた例におけ
るようなＡＳＣが設けられている場合、通常、ＣＰＵ３
２をリセット及び初期化してローカル・プロセッサ・バ
ス３４から絶縁する一方、そのＡＳＣがシステムの制御
を獲得する。

【００２８】上記の通常の動作及び前記の関連出願の記
載においては、本来のシステム・マイクロプロセッサ
（ＣＰＵ）は絶縁される。従って、ＡＳＣまたは関係す
るサポート論理素子に何等かの故障があると、それによ
ってコンピュータ・システム１０は停止状態になってし
まう。前記の出願の中の１つ（米国特許出願第７６６，
３０７号）は、特に電源投入時に問題が生じた場合、そ
のシステムをＡＳＣが挿入または装着される前の正常で
あった動作状態に復帰させることによって対処してい
る。言い替えるならば、通常ならばＡＳＣに制御が渡さ
れるシステム起動時に、本来のＣＰＵ３２の絶縁状態を
解き再びローカル・プロセッサ・バスの制御を与えて、
システム１０がＡＳＣの故障を判断する。

【００２９】前記出願にも記載されているように、ＣＰ
Ｕ３２が絶縁状態からローカル・プロセッサ・バスの制
御を取り戻すのは、ＢＩＣ３５内のＳＷＩＴＣＨ機能に
よる。このＳＷＩＴＣＨ論理及び関係するＳＷＩＣＨビ
ットは、ＡＳＣの故障をモニタする機能を有している。
例えば、ＡＳＣ内にある高速マイクロプロセッサがその
自己診断を実行する時の故障あるいはＡＳＣ内にある他
の論理素子の故障などである。

【００３０】将来的なシステム開発においては、ＡＳＣ
６０のようなプロセッサ・アップグレード装置に使用さ
れる高性能マイクロプロセッサの開発が続けられるであ
ろう。そしてその高性能マイクロプロセッサは、より優
れたプロセッサが利用できるようになるまでプレーナ２
０のようなシステム・プレーナ上に搭載されることにな
る。このような手法が採られる場合、システム内で使用
されるソフトウェアにとっては、種々のシステム構成の
違いを区別することが重要になってくる。より具体的に
は、システム上で実行されているソフトウェアは、その
プロセッサを表すプロセッサに固有の識別符号を付ける
ことによって特定のプロセッサの型を識別できる。即ち
それによって、例えば３８６ＬＣと４８６ＬＣとの相違
がわかる。しかしながら従来技術においては、ソフトウ
ェアはシステム構成の相違を区別することができなかっ
た。ここで云う「システム構成」の概念は、制御プロセ
ッサの位置及び関係を意味する。

【００３１】理解のための基盤として３つの構成例を挙
げることにする。第１に、システムがプレーナ上に半田
付けにより固定されたプロセッサ（３８６ＬＣ等）を有
し、そのプロセッサが現在稼働中のシステム・プロセッ
サである場合。第２に、そのシステムがＡＳＣ上に４８
６ＬＣを有し、半田付けされた３８６ＬＣが絶縁されて
いてその４８６ＬＣが現在稼働中のシステム・プロセッ
サである場合。第３に、システムがプレーナ上に半田付
けにより固定された４８６ＬＣを有し、それが現在稼働
中のシステムプロセッサである場合。アプリケーション
・ソフトウェア（ワープロソフト等）であれば、その相
違を問題としない場合もある。しかし、システム故障の
原因箇所を探して故障した部品のフィールド交換を可能
にする診断ソフトウェアの場合は、その相違が重要とな
ることがある。

【００３２】本発明によれば、システム構成を記憶して
いるメモリ素子（普通はバッテリ駆動のＣＭＯＳＲＡ
Ｍ）内の１ビットが、プロセッサ状態ビットに割当てら
れる。このプロセッサ状態ビットは、システム制御がＡ
ＳＣプロセッサに移ると「１」にセットされ、システム
制御がプレーナに装着されたプロセッサにあるときは
「０」にセットされる。そして、記憶された情報を必要
とする診断ソフトウェア及び他のいずれのソフトウェア
も、この状態ビットを利用することができる。ソフトウ
ェアが利用可能なプロセッサの型を識別すると共に、簡
単なテーブルを用いればその型のみでなくその制御プロ
セッサの位置をも表すようにできる。

【００３３】状態ビットは２つの方法のいずれかによっ
てセットすることができる。１つは、そのビットをコプ
ロセッサのソケットの１つのピンに対応付ける（マッピ
ング）する方法である。そのピンをＡＳＣ６０の接地ピ
ンとし、プレーナ上の抵抗によって所与の電圧にプルア
ップすることができる。ＡＳＣカードが存在するとき
は、この状態ビットはＬになり、存在しないときはＨに
なる。

【００３４】もう１つの方法は、ソケット上のピンを利
用することを避けるため、既にプレーナ上に存在しかつ
前記の出願に記載されたような他の目的に使用される信
号から同様の情報を得るものである。即ち、両プロセッ
サは、ＨＯＬＤ信号及びＨＬＤＡ（保持認知）信号を用
いてＢＩＣ３５により制御されている。ＡＳＣプロセッ
サの有無及び動作可能性のテストによって決定されたバ
ス制御の設定後、それらの信号は、プレーナ上とＡＳＣ
カードのどちらが稼働状態のシステム制御プロセッサで
あるかを反映した明確なレベルを示す。この信号レベル
を検知すれば、状態ビットのセットに利用することがで
きる。

【００３５】本明細書の開示により付加された機能は、
前記のシステム動作に適合したＢＩＣ３５の変更を要す
ることなく実現されるものであることを注記しておく。

【００３６】

【発明の効果】本発明によって、システムの中央演算処
理装置（ＣＰＵ）あるいはシステム制御プロセッサとし
て機能できる１個以上のマイクロプロセッサの内、実際
に稼働しているもの及びそのプロセッサの位置を示す状
態ビットの設定方式が提供される。このように稼働状態
のプロセッサを識別することで、診断目的等のために潜
在的にそのような情報を必要とするソフトウェアが、効
率よく機能することが可能になる。

【図面の簡単な説明】

【図１】本発明を実施したパーソナル・コンピュータの
斜視図である。

【図２】図１のパーソナル・コンピュータの一部の展開
斜視図であり、シャーシ、カバー、及びプレーナを含
み、これらの部品同士の関係を示している。

【図３】図１及び図２のパーソナル・コンピュータの構
成の概略図である。

【図４】図１から図３のパーソナル・コンピュータのプ
レーナ上に装着される代替システム制御装置であるサブ
システムの斜視図である。

【符号の説明】

１０コンピュータ２０プレーナ３２ＣＰＵ３４ローカル・プロセッサ・バス３５バス・インターフェース制御装置（ＢＩＣ）３９算術演算コプロセッサ（ＭＣＰＵ）４４入出力バス４６ビデオ信号処理装置（ＶＳＰ）５１デジタル信号処理装置（ＤＳＰ）６０代替システム制御装置（ＡＳＣ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者キム・ヴァン・ラムアメリカ合衆国33467 フロリダ州、レーク・ワース、オードボン・トレイル 6629 (72)発明者ロック・ティアン・トランアメリカ合衆国33434 フロリダ州、ボカ・ラトン、フェアローン・ウエイ 19107

Claims

【特許請求の範囲】

【請求項１】ローカル・プロセッサ・データバスと、入出力データバスと、前記ローカル・プロセッサ・バスに接続されたマイクロ
プロセッサと、代替システム制御装置を装着するために前記ローカル・
プロセッサ・バスに接続されたコネクタと、前記ローカル・プロセッサ・バスに接続され、前記コネ
クタに装着された前記代替システム制御装置と前記マイ
クロプロセッサのいずれがシステム制御を行うプロセッ
サとして稼働しているかを示す状態情報を受信し保有す
るとともに、該稼働状態のシステム制御プロセッサによ
りアクセス可能なレジスタと、前記ローカル・プロセッサ・バスと前記入出力データバ
スとの間の通信を行うために双方のバスに接続され、か
つ前記マイクロプロセッサと前記代替システム制御装置
との間におけるシステム制御の移行を行うバス・インタ
ーフェース制御装置とを有するコンピュータ・システ
ム。
【請求項２】前記コネクタが、装着される代替システム
制御装置を接続するための複数のピンを有し、かつ前記
レジスタが、該代替システム制御装置が物理的に存在す
ることに対応して、該ピンの１つに操作により接続され
る、請求項１記載のコンピュータ・システム。
【請求項３】前記バス・インターフェース制御装置が、
システム制御を前記代替システム制御装置へ移行させる
ことを示す一連の信号を発生し、前記レジスタが該一連
の信号に対応する、請求項１記載のコンピュータ・シス
テム。
【請求項４】高速データバスと、入出力データバスと、前記高速データバスに接続されたマイクロプロセッサ
と、データを揮発的に記憶するために前記高速データバスに
接続された揮発性メモリと、データを不揮発的に記憶するための記憶装置と、前記記憶装置との通信を調整するために前記高速データ
バスと記憶装置とに接続された記憶制御装置と、代替システム制御装置を装着するために前記高速データ
バスに接続されたコネクタと、前記高速データバスに接続され、前記コネクタに装着さ
れた前記代替システム制御装置と前記マイクロプロセッ
サのいずれがシステム制御を行うプロセッサとして稼働
しているかを示す状態情報を受信し保有するとともに、
該稼働状態のシステム制御プロセッサによりアクセス可
能なレジスタと、前記高速データバスと前記入出力データバスとの間の通
信を行うために双方のバスに接続され、かつ前記マイク
ロプロセッサと前記代替システム制御装置との間におけ
るシステム制御の移行を行うバス・インターフェース制
御装置とを有するコンピュータ・システム。
【請求項５】高速データバスと、前記高速データバスに接続されたマイクロプロセッサ
と、データを揮発的に記憶するために前記高速データバスに
接続された揮発性メモリと、データを不揮発的に記憶するための記憶装置と、前記記憶装置との通信を調整するために前記高速データ
バスと記憶装置とに接続された記憶制御装置と、入出力データバスと、前記入出力データバスと接続された入出力制御装置と、前記入出力データバスと接続されたデジタル信号処理装
置と、前記入出力データバスと接続されたビデオ信号処理装置
と、代替システム制御装置を装着するために前記高速データ
バスに接続されたコネクタと、前記高速データバスに接続され、前記コネクタに装着さ
れた前記代替システム制御装置と前記マイクロプロセッ
サのいずれがシステム制御を行うプロセッサとして稼働
しているかを示す状態情報を受信し保有するとともに、
該稼働状態のシステム制御プロセッサによりアクセス可
能なレジスタと、前記高速データバスと前記入出力データバスとの間の通
信を行うために双方のバスに接続され、かつ前記マイク
ロプロセッサと前記代替システム制御装置との間におけ
るシステム制御の移行を行うバス・インターフェース制
御装置とを有するコンピュータ・システム。