JPH05204691A

JPH05204691A - パーソナルコンピュータシステム

Info

Publication number: JPH05204691A
Application number: JP4203397A
Authority: JP
Inventors: Luis A Hernandez; ルイス・アントニオ・ヘルナンデス; Lam Kim Van; キム・ヴァン・ラム; Mitchell E Medford; ミッチェル・エリック・メッドフォード; Loc T Tran; ロック・ティエン・トラン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1991-09-27
Filing date: 1992-07-30
Publication date: 1993-08-13
Also published as: CA2070342A1

Abstract

(57)【要約】【目的】代替システムコントローラがシステムに存在
する場合、すでにリセットされ、初期化され、分離され
たプロセッサを回復、制御するためのパーソナルコンピ
ュータシステムに関する。【構成】パーソナルコンピュータシステムは、ローカ
ルプロセッサデータバス３４、入力／出力データバス４
４、等に直接的に結合されたマイクロプロセッサ３２、
代替プロセッサの接受を提供するためのコネクタ４５、
ローカルプロセッサバス３４と入力／出力データバス４
４との間の通信を提供するために、それらに直接的に結
合されたバスインタフェースコントローラ３５を有す
る。バスインタフェースコントローラは、コネクタ４５
に接受された代替プロセッサの故障を検出し、それに応
じローカルプロセッサバス３４の制御を代替プロセッサ
からマイクロプロセッサに切替える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、代替システムコント
ローラがシステムに設けられる場合に、もとのシステム
コントローラをリセットし、初期化した後に分離するこ
とができるパーソナルコンピュータに関してのものであ
る。特に、代替システムコントローラが故障した場合
に、代替システムコントローラへの制御の切替えが無効
とされるコンピュータに関する。

【０００２】

【従来の技術】一般的なパーソナルコンピュータシステ
ム及びＩＢＭパーソナルコンピュータは、特に、現代社
会の多くの部分にコンピュータパワーを提供するために
広く使用されるようになった。通常、パーソナルコンピ
ュータシステムは、単一のシステムプロセッサと、付随
する揮発性及び不揮発性メモリ、ディスプレイモニタ、
キーボード、１つ以上のディスケットドライブ、固定デ
ィスクストレージ及び選択的なプリンタを有するシステ
ムユニットからなる、デスクトップ、フロアスタンド、
またはポータブルマイクロコンピュータとして規定され
うる。これらのシステムの顕著な特徴の１つは、これら
の要素を互いに接続するために母板またはシステムプレ
イナが使用されることである。これらのシステムは、主
に、単独のユーザに独立したコンピュータパワーを与え
るために設計され、個人的またはスモールビジネスによ
る購入のために安価とされる。このようなパーソナルコ
ンピュータシステムの例がＩＢＭのモデル２５、３０、
Ｌ４０ＳＸ、５０、５５、６５、７０、８０、９０及び
９５である。

【０００３】これらのシステムは、２つの一般的なファ
ミリに分類される。第１のファミリは、通常、ファミリ
Ｉモデルと称され、「ＩＢＭコンパチブル」マシンによ
って具現化されるバスアーキテクチャを使用する。第２
のファミリは、ファミリIIモデルと称され、ＩＢＭのモ
デル５０から９５によって具現化されるＩＢＭのバスア
ーキテクチャを使用する。初期において、ファミリＩモ
デルは、典型的に、システムプロセッサとして広く普及
している８０８８または８０８６マイクロプロセッサを
使用した。これらのプロセッサは、１メガバイトのメモ
リをアドレス決めする能力を有する。最近のファミリＩ
モデル及びファミリIIモデルは、より高速の８０２８
６、８０３８６及び８０４８６マイクロプロセッサを一
般的には使用し、それらは、より低速な８０８６マイク
ロプロセッサをエミュレートするため実モードにおい
て、または、幾つかのモデルのために、１メガバイトか
ら４ギガバイトまでアドレス範囲を拡大する保護モード
において動作可能である。要約すれば、８０２８６、８
０３８６及び８０４８６プロセッサの実モードの特徴
は、ハードウェアの互換性に８０８６及び８０８８マイ
クロプロセッサ用に書かれたソフトウェアを提供する。

【０００４】パーソナルコンピュータ技術が８ビットか
ら１６ビット、結果的に実及びプロテクトモードオペレ
ーションが可能な３２ビットワイドバス相互作用及びよ
り高速なマイクロプロセッサを開発し、また、移行した
ので、性能ケイパビリティは、パーソナルコンピュータ
のアーキテクチャを種々のバス領域に分割することによ
って追求されている。具体的に言えば、オリジナルのＩ
ＢＭＰＣにおいて、拡張バスとして知られたものは、
本質的には、バッファおよびデマルチプレクス化された
マイクロプロセッサ（８０８６または８０８８）結合拡
張したものである。その後、ＡＴバス仕様が、開発さ
れ、広く使用されるようになるにつれて（現在では、工
業規格アーキテクチャまたはＩＳＡとしても知られてい
る）、マイクロプロセッサ及びバス間の殆ど直接的な結
合を切り離すことが可能になり、これにより局所プロセ
ッサバスが登場し、また、従来拡張バスと言われていた
ものは、入力／出力バスと新しく命名された。典型的に
は、性能を強化するために、局所プロセッサバスは、入
力／出力バスに比べて、より速いクロック速度（典型的
にヘルツで表される）で動作する。ＩＢＭＡＴアーキ
テクチャは、また、ダイレクトメモリアクセス（ＤＭ
Ａ）割り込みを利用することにより、入力／出力バス上
で複数のマイクロプロセッサが動作するという可能性を
広げた。

【０００５】

【発明が解決すべき課題】強化された性能ケイパビリテ
ィが目標とされ続け、また、マイクロプロセッサ用のよ
り速いクロック速度が達成可能とされるようになったの
で、適正な状況の下で複数のシステムコントローラがシ
ステムの制御を適正に行なうことができるような方式が
望まれるようになった。例えば、プロセッサアップグレ
ードカードまたはそのような基板の提供は、このような
ストラテジーの一例である。従来では、このような方法
は、以前使用された構成要素のためのグレードアップし
た構成要素の置換を通常は意図した。構成要素がソケッ
トコネクタに接受され、直ぐに交替が可能な場合には、
このような置換が許容可能とされる。しかしながら、構
成要素が回路基板上に適正にハンダ付けされる（８０３
８６ＳＸの表面マウントによくある）場合には、このよ
うな置換は、まず不可能である。特に、他の装置を単に
付加することは、システム資源及びバスアクセスの制御
のために受け入れ難い場合が多い。

【０００６】

【課題を解決するための手段】この発明は、もとのシス
テムコントローラからシステム制御を得た代替システム
コントローラがその後に故障した場合に、その代替シス
テムコントローラが無効とされるようなものを提供する
ことである。このことを達成するために、システムが代
替システムコントローラの故障をサーチした結果、故障
したコントローラが存在するときはたとえ代替システム
コントローラがシステムに取り付けられていたとして
も、以前のシステムコントローラのオペレーションを復
元できるように構成される。

【０００７】

【実施例】この発明は、付随する図面を参照して以下に
十分に示され、この発明の好ましい一実施例が示され
る。この発明の好ましい結果を達成する一方で、以下に
続く当該技術における当業者がここに記載される発明を
変更可能であることが、この記載の最初に理解されよ
う。従って、以下の記載は、広義であり、当該技術にお
ける当業者に向けられた技術文献であり、また、この発
明に限定されるものではない。

【０００８】より詳細な付随する図面を参照して、この
発明を具体化するマイクロコンピュータがここに示さ
れ、１０で示される（図１）。上述で言及されたよう
に、コンピュータ１０は、付随するモニタ１１、キーボ
ード１２及びプリンタやプロッタ１４を有する。コンピ
ュータ１０は、カバー１５を有する。カバー１５は、図
２に示されるように、ディジタルデータを処理及び記憶
するための電源駆動のデータ処理及び記憶要素を接受す
るために、包囲されてシールドされた容量を規定するシ
ャーシ１９と共働する。少なくとも、これらの要素の特
定のものは、シャーシ１９上にマウントされる多層プレ
イナ２０または母板にマウントされ、上述で明らかにさ
れたもの、並びにフロッピディスクドライブ、ダイレク
トアクセス記憶装置、アクセサリカードまたは基板等の
様々なフォームの他の付随される要素を含むコンピュー
タ１０の要素を電気的に相互連結するための手段を提供
する。

【０００９】シャーシ１９はベース及びリアパネルを有
し（図２）、磁気または光ディスクのためのディスクド
ライブ、テープバックアップドライブ等のようなデータ
記憶装置を接受するための少なくとも１つの開放区画を
規定する。例示の形態において、上部区画２２は、第１
のサイズ（３．５インチドライブのようなものとして知
られる）の周辺ドライブを収納するために使用される。
その中に挿入されるディスケットを収納し、ディスケッ
トを使用して、一般に知られているように、データを受
信、記憶及び伝達することが可能な取り外し可能な媒体
ダイレクトアクセス記憶装置であるフロッピディスクド
ライブは、上部区画２２に供給される。

【００１０】この発明の上述の構成に関係する前に、パ
ーソナルコンピュータシステム１０の一般的な動作の概
略を見直すことには意味がある。図３には、プレイナ２
０上にマウントされた要素、Ｉ／Ｏスロットへのプレイ
ナの接続、パーソナルコンピュータシステムの他のハー
ドウェアを含むこの発明によるシステム１０のようなコ
ンピュータシステムの種々の要素を記載しているパーソ
ナルコンピュータシステムのブロック図が示される。Ｃ
ＰＵ３２は、プレイナに接続される。何れかの適切なマ
イクロプロセッサは、ＣＰＵ３２として使用可能である
が、１つの好適なマイクロプロセッサは、８０３８６で
ある。ＣＰＵ３２は、高速ＣＰＵ局所バス３４により、
バスインタフェースコントローラ３５、単一インライン
メモリモジュール（ＳＩＭＭｓ）としてここに示される
揮発性ランダムアクセスメモリ（ＲＡＭ）３６、及びＣ
ＰＵ３２に対する基本的な入力／出力動作のための命令
を記憶するＢＩＯＳＲＯＭ３８に接続される。ＢＩＯ
ＳＲＯＭ３８は、Ｉ／Ｏ装置とＣＰＵ３２の動作シス
テム間のインタフェースに使用されるＢＩＯＳを含む。
ＲＯＭ３８に記憶された命令は、ＢＩＯＳの実行時間を
減少させるためにＲＡＭ３６に複写可能とされる。

【００１１】この発明は、図３のシステムブロック図に
特に関連して以下に示され、この発明による装置及び方
法は、プレイナ基板の他のハードウェア構造と共に使用
されることも考えられることが以下の記載の最初に理解
されよう。例えば、システムプロセッサは、８０４８６
マイクロプロセッサである。

【００１２】図３に戻って、ＣＰＵ局所バス３４（デー
タ、アドレス及びコントロール要素からなる）は、ま
た、数値または数理コプロセッサ３９及びスモールコン
ピュータシステムインタフェース（ＳＣＳＩ）コントロ
ーラ４０をＣＰＵ３２に結合する。コンピュータの設計
及びオペレーションの技術分野における当業者に知られ
ているように、ＳＣＳＩコントローラ４０は、リードオ
ンリーメモリ（ＲＯＭ）４１、ＲＡＭ４２並びに図の右
側に示されるＩ／Ｏ接続により容易とされるような種々
のタイプの好適な外部装置に接続または接続可能とされ
る。ＳＣＳＩコントローラ４０は、固定または取り外し
可能媒体電磁記憶装置（ハード及びフロッピディスクド
ライブとして知られる）、電気光学、テープ及び他の記
憶装置のようなコントロール記憶メモリ装置の記憶コン
トローラとして機能する。

【００１３】バスインタフェースコントローラ（ＢＩ
Ｃ）３５は、ＣＰＵ局所バス３４とＩ／Ｏバス４４を結
合させ、機能のうちのプロトコルトランスレータ、メモ
リコントローラ及びＤＭＡコントローラ等として機能す
る。バス４４の手段により、ＢＩＣ３５は、Ｉ／Ｏ装置
やメモリ（図示せず）にさらに接続されるマイクロチャ
ネルアダプタカード４５を収納するための複数のＩ／Ｏ
スロットを有するマイクロチャネルバスのような任意選
択機能バスに結合される。Ｉ／Ｏバス４４は、アドレ
ス、データ及びコントロール要素を含む。Ｉ／Ｏバス４
４は、マイクロチャネル仕様以外のバス仕様の構成とさ
れる。

【００１４】Ｉ／Ｏバス４４には、キャラクタベース情
報（４８で示される）を記憶するための、また、グラフ
ィックまたはイメージベース情報（４９で示される）を
記憶するためのビデオＲＡＭ（ＶＲＡＭ）に付随される
映像信号プロセッサ４６のような種々のＩ／Ｏ要素が結
合される。プロセッサ４６と交換される映像信号は、デ
ィジタル−アナログコンバータ（ＤＡＣ）５０を介して
モニタや他の表示装置に供給される。自然画入力／出力
としてここに参照されるものと直接的にＶＳＰ４６を結
合するための準備がされ、それは、映像記録器／再生
器、カメラ等の形態をとる。Ｉ／Ｏバス４４は、また、
ディジタルシグナルプロセッサ（ＤＳＰ）５１に結合さ
れる。ＤＳＰ５１は、ＤＳＰ５１及びこのような処理に
含まれるデータによる信号処理のためのソフトウェア命
令を記憶することが可能な付随する命令ＲＡＭ５２及び
データＲＡＭ５４を有する。ＤＳＰ５１は、オーディオ
コントローラ５５の装備によるオーディオ入力及び出力
のプロセシングと、アナログインタフェースコントロー
ラ５６の装備による他の信号の処理を提供する。最後
に、入力及び出力がフロッピディスクドライブ、プリン
タまたはプロッタ１４、キーボード１２、マウスまたは
ポインティングデバイス（図示せず）を含む従来の周辺
装置と交換されることにより、また、シリアルポート手
段により、Ｉ／Ｏバス４４は、電気的消去／プログラム
可能リードオンリメモリ（ＥＥＰＲＯＭ）５９に付随す
るＩ／Ｏコントローラ５８に結合される。

【００１５】ＢＩＣ３５により提供された機能のより詳
細な説明に戻る前に、マルチマスタまたはバスマスタと
して知られるパーソナルコンピュータによるサポートを
最初に考慮することが適切である。ここに使用されるよ
うに、「マスタ」は、バスに関するコントロール、並び
にバス上のドライブアドレス、データ及びコントロール
信号を得るために設計されたプロセッサまたは回路であ
る。このような機能を有することにより、マスタ装置
は、システムメモリ及び他の装置間で情報を切替えるこ
とが可能になる。

【００１６】マスタを３つのタイプに分類することが提
案されている。つまり、システムマスタ（通常はＣＰ
Ｕ）、ＤＭＡコントローラ及びバスマスタである。シス
テムマスタは、システム構成をコントロール及び処理す
る。それは通常デフォルトマスタである。デフォルトマ
スタは、他のマスタがバスを必要としない時に常にそれ
を所有する一つのマスタである。ＤＭＡマスタは、ＤＭ
Ａスレーブとメモリスレーブの間でのデータを転送し、
バスを調停せずにアービタであるＤＭＡスレーブにサー
ビスする特殊なタイプのマスタである。ここに使用され
るように、バスマスタは、バスの使用を調停し、Ｉ／Ｏ
スレーブまたはメモリスレーブに情報を伝達することを
サポートする。

【００１７】バスマスタは、必ずしもプロセッサを必要
としないので、何をもって装置を「バスマスタ」とする
かは紛らわしいおそれがある。また、他のバスマスタに
よりアクセスされる時に、バスマスタは、スレーブとし
て応答するために要求される。バスマスタは、調停を介
してバスのコントロールを得る能力及び規定されたバス
サイクルの実行のコントロールにより区別される。一般
的に、３種類のバスマスタがある。すなわち、全機能、
特定機能コントローラ及びプログラム可能特定機能コン
トローラである。これらの基本的な差異は、柔軟性、機
能性及びコストである。全機能バスマスタは、最も柔軟
性及び機能性を有すると共にコストが高い。通常、全機
能バスマスタは、それ自体のプログラム可能ＣＰＵを有
し、オペレーティングシステムソフトウェアを含む全て
のシステム資源をコントロールすることができる。特定
機能コントローラは、最も柔軟性及び機能性に欠け、コ
ストもかからない。典型的に、特定機能コントローラ
は、特定機能を実行するためにＣＰＵではなくて論理回
路を使用し、他のマスタからの支援を殆どまたは全く必
要としない。プログラム可能特定機能コントローラは、
他の２つの間の領域に存在する。特定機能及びプログラ
ム可能特定機能コントローラ間の基本的な差異は、機能
性及び／またはバスマスタの実行特性を変更するための
能力である。このような変更は、プロセシングユニット
の使用またはセット可能なレジスタによって達成可能で
ある。

【００１８】ここに与えられる定義では、ＣＰＵ３２、
ＭＣＰＵ３９及びＳＣＳＩコントローラ４０は、局所バ
ス３４に対して、または局所バス３４上に直接的に結合
されたマスタとして全て機能する。一方、マイクロチャ
ネルスロットにマウントされたＩ／Ｏコントローラ５
８、ＤＳＰ５１、ＶＳＰ４６及びアクセサリボード４５
がＩ／Ｏバス４４に対して、または、Ｉ／Ｏバス４４上
に直接的に結合されたマスタとして全て機能する。

【００１９】この発明によれば、この発明が実現される
パーソナルコンピュータは、ローカルプロセッサバスへ
又はその上に直接的に結合され、また、通常のシステム
プロセッサ（ＣＰＵ３２）が存在する時に、これを分離
することができる代替システムコントローラを有するケ
イパビリティがある。関連して、同時継続出願であり共
通の所有である、先に出願された１９９１年５月２８日
付けの米国特許出願７０６，４２５号及び１９９１年６
月６日付けの７１１，６７２号に付加的な背景情報が開
示されている。この発明の十分な理解に必要または適切
とされる程度まで、これらの同時継続出願は、この記載
中の参考として用いられる。この発明によるパーソナル
コンピュータは、代替プロセッサの接受を提供するため
に、ローカルプロセッサバス３４に直接的に結合される
コネクタを有する。さらに、上述に記載されたバスイン
タフェースコントローラ３５は、コネクタ内に接受され
た代替プロセッサの存在を検出し、その検出内容に応答
して、ローカルプロセッサバスの制御をマイクロプロセ
ッサからコネクタ内にマウントされた代替プロセッサに
切替える。

【００２０】この発明の好ましい形態において、プラス
チック製のリード付きチップキャリア内の数理コプロセ
ッサ３９のような数値コプロセッサのパッケージングに
よって、利点が得られる。１１×１１ピングリッドアレ
ータイプフットプリントの外側の２列を使用するソケッ
トの形態でこのような装置のためのコネクタを提供する
ことが一般的になった。図３のＭＣＰＵ３９の存在は、
このようなソケットコネクタ及び場合によっては中間ア
ダプタコネクタの使用によって、通常は提供される。典
型的な数値コプロセッサは、このようなソケットの１２
１の使用可能なピン接続の全てを使用する訳ではなく、
典型的には６８ピンを使用する。しかしながら、これら
の接続は、通常、ローカルプロセッサバスデータ信号及
び幾つかの制御信号を含む。このように、コネクタピン
位置中に付加的な信号を持って来ると共に、このような
コネクタ中の全てのアクティブピン位置を使用するため
に代替システムコントローラをパッケージングすること
により、以下に記載されるこの発明の実現に必要な全て
の信号が利用可能となる。

【００２１】特に、上述のソケットコネクタにマウント
される場合に、この発明により、ローカルプロセッサバ
ス３４の信号がＣＰＵ３２及び代替システムコントロー
ラ６０によって利用可能となる。通常のシステムコント
ローラ３２及び代替システムコントローラ６０は、バス
インタフェースコントローラ３５へ／と共に結合され
る。バスインタフェースコントローラ３５は、多くの機
能の中で、パワーオン及びリセット機能のための論理支
援を提供する機能を実行する。

【００２２】パーソナルコンピュータ１０へのパワーの
供給の後で、電源は、パワーオン支援ロジックにＰＯＷ
ＥＲＧＯＯＤ信号を供給する前の所定の最小時間間隔
で、全ての直流電力レベルをアクティブにする。ＰＯＷ
ＥＲＧＯＯＤ信号がアクティブであることをロジック
が検出する時、ＢＩＣ３５は、ローカルバス装置、ＣＰ
Ｕ３２及び代替システムコントローラ（以下、「ＡＳ
Ｃ」とする）にリセット信号を、また、ＣＰＵ３２に対
するＨＯＬＤ信号をアクティブにする。リセット信号
は、通常はレベルセンシティブ同期信号であり、ＣＰＵ
３２、ＡＳＣ６０等の適切なオペレーションを確実にす
るために満たされねばならないセットアップ及びホール
ド時間の必要性がある。

【００２３】ＣＰＵ３２及びＡＳＣ６０による信号の確
実な認識のためと、既知の状態にＣＰＵ３２のリセット
とするための所定の時間間隔の後で、ＢＩＣ３５は、代
替システムコントローラホールドアクナリッジ信号（以
下、「ＡＳＣＨＬＤＡ」とする）をサンプルする。も
し、ＡＳＣＨＬＤＡ信号がローにサンプルされるなら
ば、代替システムコントローラは、システム内に存在し
ていると認識され、ＢＩＣ３５によってＣＰＵＲＥＳ
ＥＴ信号がローにされる。ＣＰＵ３２は、その内部初期
化を終了し、中央プロセッサユニットホールドアクナリ
ッジ信号（以下「ＣＰＵＨＬＤＡ」とする）をハイに
する。ＣＰＵＨＬＤＡ信号がハイにサンプルされる
時、ＡＳＣＲＥＳＥＴ信号を含むリセット信号は非ア
クティブとされ、ＣＰＵ３２は、ローカルプロセッサバ
ス３４の制御からはずされ、一方、ＡＳＣ６０がこのよ
うな制御を得る。

【００２４】異なる事象のシーケンスでは、ＡＳＣＨ
ＬＤＡ信号がハイにサンプルされる時に、ＢＩＣ３５
は、ＡＳＣ６０の不在を認識し、また、全てのリセット
信号及びＣＰＵＨＯＬＤ信号は、その後に非アクティ
ブとされる。システムプロセッサの初期化終了後、それ
はローカルプロセッサバス３４及びシステムの制御権を
得る。

【００２５】この発明は、代替システムコントローラが
幾つかの形態の１つをとることを意図する。特に、ＡＳ
Ｃ６０は、コンピュータシステム１０及びシステムにつ
いて動作するソフトウェアの試験と評価とのために使用
される回路内エミュレータでもよい。また、ＡＳＣは、
ＣＰＵ３２内のデータのキャッシュハンドリング、及び
ＣＰＵ３２を変更しないパフォーマンス比較を可能とす
るキャッシュプロセッササブシステムでもよい。さら
に、ＡＳＣ６０は、システム１０の性能を強化するグレ
ードアップされたプロセッサでもよい。どの例において
も、ＡＳＣが存在している時には、それは、ＣＰＵ３２
をリセットし、初期化し、また、ローカルプロセッサバ
ス３４から分離する一方で、システムのコントロールを
得る。

【００２６】この発明は、ＡＳＣが故障した場合に発生
する事象に焦点を合わせる。特に、上述に記載の通常の
オペレーション及び上述の関連するアプリケーションに
おいて発生した場合、主システムマイクロプロセッサは
すでに分離されている。従って、ＡＳＣまたは付随する
支援論理装置の如何なる故障も、コンピュータシステム
１０を作動不能とさせる。この発明は、ＡＳＣの挿入ま
たは取り付け以前の通常のオペレーションにシステムを
復元することによってこの問題に対する解決法を提供す
る。換言すれば、通常のＣＰＵ３２は、分離された状態
ではなくなり、再びローカルプロセッサバス及びコンピ
ュータシステム１０上の制御を与えられる。

【００２７】ローカルプロセッサバスの制御に対するＣ
ＰＵ３２の復元は、この発明によって意図されるよう
に、ＢＩＣ３５内のＳＷＩＴＣＨ機能を含むこととな
る。ＳＷＩＴＣＨロジック及び付随するＳＷＩＴＣＨビ
ットは、それ自体で試験を完了するようなＡＳＣ内に組
み込まれた高速マイクロプロセッサの故障、またはＡＳ
Ｃ内に組み込まれた他の論理装置の故障のようなＡＳＣ
内の故障をモニタするために機能する。このような故障
に応答するエラー検出ロジックは、制御信号の特定シー
ケンスによってＳＷＩＴＣＨ機能と相互作用する。

【００２８】図５を特に参照して、マイクロプロセッサ
３２を最初に分離に導き、その後に、その復元に導くよ
うな信号のシーケンスが図示される。そのシーケンスに
おいて、ＣＰＵ３２及びＡＳＣ６０による信号の認識を
確実にし、また、ＣＰＵ３２を既知の状態にリセットす
ることを可能とする所定の時間間隔後に、ＢＩＣ３５
は、ＡＳＣＨＬＤＡ信号をサンプルする。もし、ＡＳ
ＣＨＬＤＡ信号がローにサンプルされるならば、代替
システムコントローラは、システム内に存在していると
認識され、ＢＩＣ３５がＣＰＵＲＥＳＥＴ信号をロー
（ポイント１）にする。ＣＰＵ３２は、その内部初期化
を終了し、ＣＰＵＨＬＤＡ信号をハイにする。ＣＰＵ
ＨＬＤＡ信号がハイにサンプルされると、ＡＳＣＲ
ＥＳＥＴ信号は、ロー（ポイント２）にされる。それか
らシステムは、その通常のオペレーションで使用され
て、ＡＳＣがシステム機能を制御する。

【００２９】その後、ＡＳＣ６０が故障した場合、ＳＷ
ＩＴＣＨビットがセットされ（ポイント３）、ＡＳＣ
ＨＬＤＡ信号がハイにされ（ポイント４）、ローカルプ
ロセッサバスの制御を放棄するために、ＡＳＣは、ＡＳ
ＣＨＬＤＡ信号をハイにする（ポイント５）。ＳＷＩ
ＴＣＨロジックは、その後、ＣＰＵＨＯＬＤ信号を非
アクティブにし（ポイント６）、ＣＰＵＨＬＤＡ信号
が非アクティブにされ（ポイント７）、プレイナＣＰＵ
３２は、ＡＳＣの故障の後でさえもシステム１０の通常
のオペレーションを可能にするようにローカルプロセッ
サバスの制御を取得する。

【００３０】これらステップのフローチャートが図６に
示される。

【００３１】この発明は、ＡＳＣ６０がより高ケイパビ
リティのマイクロプロセッサ、またはキャッシュプロセ
ッサであるか否かにかかわらず、本質的に同様のオペレ
ーションのシーケンスを意図する。キャッシュプロセッ
サが取り付けられる場合には、システムの性能が強化さ
れ得る。しかしながら、何かの理由でキャッシュプロセ
ッサが故障すると、余分な待ち状態の挿入のために、性
能はむしろ低下する。このように、上述に記載したよう
にプレイナマイクロプロセッサへの切替えによって故障
時の改善が可能となる。

【００３２】図面及び仕様において、この発明の好まし
い実施例が示され、特定の用語が使用されたが、ここに
与えられた記載は、一般的及び記述的意味合いを有する
用語を使用し、制限を加えるものではない。

【図面の簡単な説明】

【図１】この発明を実現するパーソナルコンピュータの
斜視図である。

【図２】シャーシ、カバー、プレイナ基板を含むと共
に、これらの要素間の特定関係を示す、図１のパーソナ
ルコンピュータの特定要素の分解斜視図である。

【図３】図１及び図２のパーソナルコンピュータの特定
の構成要素のブロック図である。

【図４】図１から図３のパーソナルコンピュータのプレ
イナ基板上にマウントされている代替システムコントロ
ーラサブシステムの斜視図である。

【図５】図１から図４の代替システムコントローラサブ
システムとパーソナルコンピュータのプレイナ基板との
間のこの発明によって切り替えられた特定制御信号の状
態の波形図である。

【図６】代替システムコントローラサブシステムの故障
時に、マイクロプロセッサにマウントされたプレイナ基
板によって制御を復元するステップのシーケンスを示す
フローチャートである。

【符号の説明】

１０コンピュータ３２システムコントローラ３５バスインタフェースコントローラ６０代替システムコントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者キム・ヴァン・ラムアメリカ合衆国、フロリダ州レイクウォース、オウドバントレイル 6629 (72)発明者ミッチェル・エリック・メッドフォードアメリカ合衆国、フロリダ州デルレイビーチ、エグレットサークル 955 (72)発明者ロック・ティエン・トランアメリカ合衆国、フロリダ州ボカラトン、フェアローンウェイ 19107

Claims

【特許請求の範囲】

【請求項１】高速ローカルプロセッサデータバスと、入力／出力データバスと、上記ローカルプロセッサバスに直接的に結合されたマイ
クロプロセッサと、代替プロセッサの接受を提供するために、上記ローカル
プロセッサバスに直接的に結合されたコネクタと、上記ローカルプロセッサバスと上記入力／出力データバ
スとの間の通信を提供するために、上記ローカルプロセ
ッサバス及び上記入力／出力データバスに直接的に結合
されたバスインタフェースコントローラであって、上記
コネクタに接受された代替プロセッサの故障を検出し、
その故障が検出されたときに、上記ローカルプロセッサ
バスの制御を上記代替プロセッサから上記マイクロプロ
セッサに切替える前記バスインターフェースコントロー
ラと、からなるパーソナルコンピュータシステム。
【請求項２】さらに、上記コネクタにマウントされた
代替システムコントローラからなる請求項１記載のパー
ソナルコンピュータシステム。
【請求項３】高速データバスと、入力／出力データバスと、上記高速データバスに結合されたマイクロプロセッサ
と、データ記憶のために、上記高速データバスに結合された
揮発性メモリと、データの不揮発性記憶のための記憶メモリ装置と、代替プロセッサの接受を提供するための上記ローカルプ
ロセッサバスに直接的に結合されたコネクタと、上記記憶メモリ装置との通信を規制するために、上記高
速データバス及び上記記憶メモリ装置に結合された記憶
コントローラと、上記高速データバスと上記入力／出力データバスとの間
の通信を提供するために、上記高速データバス及び上記
入力／出力データバスに結合されたバスインタフェース
コントローラであって、上記コネクタに接受される代替
プロセッサの故障を検出し、代替プロセッサの故障が検
出されたときに、上記ローカルプロセッサバスの制御を
上記代替プロセッサから上記マイクロプロセッサに切替
えるバスインターフェースコントローラと、からなるパーソナルコンピュータシステム。