KR900018791A - 최소 리셋 타임 유지 회로 - Google Patents
최소 리셋 타임 유지 회로 Download PDFInfo
- Publication number
- KR900018791A KR900018791A KR1019900007285A KR900007285A KR900018791A KR 900018791 A KR900018791 A KR 900018791A KR 1019900007285 A KR1019900007285 A KR 1019900007285A KR 900007285 A KR900007285 A KR 900007285A KR 900018791 A KR900018791 A KR 900018791A
- Authority
- KR
- South Korea
- Prior art keywords
- elapsed time
- value
- delay
- circuit
- time signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Pulse Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Electronic Switches (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구체화한 컴퓨터 시스템의 블럭도, 제2도는 제1도의 컴퓨터 시스템에 대한 타이밍도.
Claims (13)
- 제1동작에 의해 시작된 타임 기간이 경과될 때 까지 제2동작의 완료를 지연하는 회로에 있어서, 제1동작이 발생되었는지를 판단하는 수단; 상기 제1동작 발생수단에 응답하여, 그 제1동작의 발생에 따라 트리거된 경과 시간 신호를 전개하는 수단; 제2동작이 개시되는지를 판단하는 수단 및; 상기 경과된 시간 신호 및 제2동작 개시된 수단에 응답하여, 상기 경과된 시간 신호가 사전 설정된 값에 도달할때까지 지연신호를 전개하는 수단을 포함한 것을 특징으로 하는 회로.
- 제1항에 있어서, 상기 경과된 시간 신호 수단은 카운타를 포함한 것을 특징으로 하는 회로.
- 제1항에 있어서, 제1동작 및 제2동작이 서로 상보되는 것을 특징으로 하는 회로.
- 제3항에 있어서, 제1동작 및 제2동작이 주어진 위치에 액세스되는 것을 특징으로 하는 회로.
- 제4항에 있어서, 상기 제1동작 발생된 수단 및 상기 제2동작 개시된 수단은 주어진 위치가 액세스된 경우에 판단하는 수단을 포함한 것을 특징으로 하는 회로.
- 제3항에 있어서, 제1동작은 특정값을 기입한 것을 포함하고, 제2동작은 논리적 상보값을 기입한 것을 포함한 것을 특징으로 하는 회로.
- 제6항에 있어서, 특정값은 리셋 동작을 개시하고, 논리적 상보값은 리셋동작을 종료한 것을 특징으로 하는 회로.
- 프로세서, 어드레스 버스, 데이타 버스, 제어신호 및 입력/출력장치를 갖는 컴퓨터 시스템을 사용하기 위한 지연 회로에 있어서, 제1설정된 데이타 값이 상기 입력/출력 장치에 기록되는지를 판단하는 수단; 상기 제1데이타 값 판단 수단에 응답하여, 상기 사전 설정된 데이타 값을 기록함에 따라 트리거되어 경과된 시간 신호를 전개하는 수단; 제2사전 설정된 데이타 값이 상기 입력/출력장치에 기록되는지를 판단하는 수단 및; 상기 경과된 시간 신호 및 상기 제2데이타 값 수단에 응답하여, 상기 경과된 시간 신호가 사전 설정된 값에 도달할 때 까지 상기 제2데이타의 기록에 대한 완료를 지연하는 지연신호를 전개하는 수단을 포함한 것을 특징으로 하는 지연회로.
- 제8항에 있어서, 상기 제1 및 제2데이타 값은 동일한 어드레스에 기록되는 것을 특징으로 하는 지연회로.
- 제9항에 있어서, 상기 제1 및 제2데이타 값은 역전되는 것을 특징으로 하는 지연회로.
- 제10항에 있어서, 상기 제1데이타 값은 입력/출력장치의 리셋동작을 개시하고, 상기 제2데이타 값은 리셋동작을 종료하는 것을 특징으로 하는 지연회로.
- 제8항에 있어서, 상기 지연신호는 상기 입력/출력장치가 준비되지 않도록 프로세서를 지정하는 것을 특징으로 하는 지연회로.
- 제8항에 있어서, 상기 경과된 시간 지연 수단은 카운터를 포함한 것을 특징으로 하는 지연회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US354444 | 1989-05-19 | ||
US07/354,444 US5247654A (en) | 1989-05-19 | 1989-05-19 | Minimum reset time hold circuit for delaying the completion of a second and complementary operation |
US354,444 | 1989-05-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900018791A true KR900018791A (ko) | 1990-12-22 |
KR0185186B1 KR0185186B1 (ko) | 1999-05-15 |
Family
ID=23393362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900007285A KR0185186B1 (ko) | 1989-05-19 | 1990-05-18 | 최소 리셋 타임 홀드 회로 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5247654A (ko) |
EP (1) | EP0398194A3 (ko) |
JP (1) | JPH03116212A (ko) |
KR (1) | KR0185186B1 (ko) |
AU (1) | AU628550B2 (ko) |
CA (1) | CA2016545A1 (ko) |
NO (1) | NO178316C (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5437021A (en) * | 1992-06-12 | 1995-07-25 | Intel Corporation | Programmable dedicated timer operating on a clock independent of processor timer |
US5339440A (en) * | 1992-08-21 | 1994-08-16 | Hewlett-Packard Co. | Wait state mechanism for a high speed bus which allows the bus to continue running a preset number of cycles after a bus wait is requested |
US5367689A (en) * | 1992-10-02 | 1994-11-22 | Compaq Computer Corporation | Apparatus for strictly ordered input/output operations for interrupt system integrity |
JPH0844594A (ja) * | 1994-08-03 | 1996-02-16 | Nec Corp | データ処理装置 |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
JP3434405B2 (ja) * | 1996-03-19 | 2003-08-11 | 富士通株式会社 | 通信制御装置及び通信制御方法並びに中間通信制御ユニット |
CN112214157B (zh) * | 2019-07-10 | 2023-11-03 | 慧荣科技股份有限公司 | 主机输出输入命令的执行装置及方法及存储介质 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4234920A (en) * | 1978-11-24 | 1980-11-18 | Engineered Systems, Inc. | Power failure detection and restart system |
JPS57134731A (en) * | 1981-02-13 | 1982-08-20 | Toshiba Corp | Reset circuit for central processing unit |
US4414664A (en) * | 1981-02-23 | 1983-11-08 | Genrad, Inc. | Wait circuitry for interfacing between field maintenance processor and device specific adaptor circuit |
US4485435A (en) * | 1981-03-09 | 1984-11-27 | General Signal Corporation | Memory management method and apparatus for initializing and/or clearing R/W storage areas |
US4484263A (en) * | 1981-09-25 | 1984-11-20 | Data General Corporation | Communications controller |
JPS5852714A (ja) * | 1981-09-25 | 1983-03-29 | Nec Corp | 周辺処理装置 |
JPS58151628A (ja) * | 1982-03-03 | 1983-09-08 | Nec Corp | インタ−フエ−ス方式 |
US4438357A (en) * | 1982-06-17 | 1984-03-20 | Baxter Travenol Laboratories, Inc. | Level sensitive reset circuit for digital logic |
US4872107A (en) * | 1983-04-22 | 1989-10-03 | International Business Machines Corporation | Floppy disk controller with means to change clock rate automatically |
US4600990A (en) * | 1983-05-16 | 1986-07-15 | Data General Corporation | Apparatus for suspending a reserve operation in a disk drive |
US5097413A (en) * | 1983-09-20 | 1992-03-17 | Mensch Jr William D | Abort circuitry for microprocessor |
US4742448A (en) * | 1984-01-24 | 1988-05-03 | Apple Computer, Inc. | Integrated floppy disk drive controller |
JPS6126971A (ja) * | 1984-07-13 | 1986-02-06 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デイスク・ドライブ判別装置 |
US4689766A (en) * | 1984-11-16 | 1987-08-25 | Zenith Electronics Corporation | System for resetting the operation of a signal processing device upon the failure of accessng a predetermined memory location within a predetermined time interval |
US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
-
1989
- 1989-05-19 US US07/354,444 patent/US5247654A/en not_active Expired - Lifetime
-
1990
- 1990-05-09 AU AU54895/90A patent/AU628550B2/en not_active Ceased
- 1990-05-11 CA CA002016545A patent/CA2016545A1/en not_active Abandoned
- 1990-05-11 EP EP19900108948 patent/EP0398194A3/en not_active Ceased
- 1990-05-18 KR KR1019900007285A patent/KR0185186B1/ko not_active IP Right Cessation
- 1990-05-18 NO NO902208A patent/NO178316C/no unknown
- 1990-05-18 JP JP2128974A patent/JPH03116212A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US5247654A (en) | 1993-09-21 |
NO178316C (no) | 1996-02-28 |
NO178316B (no) | 1995-11-20 |
EP0398194A3 (en) | 1991-12-11 |
EP0398194A2 (en) | 1990-11-22 |
AU628550B2 (en) | 1992-09-17 |
AU5489590A (en) | 1990-11-29 |
JPH03116212A (ja) | 1991-05-17 |
KR0185186B1 (ko) | 1999-05-15 |
CA2016545A1 (en) | 1990-11-19 |
NO902208D0 (no) | 1990-05-18 |
NO902208L (no) | 1990-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006549B1 (ko) | 데이타 처리 시스템 | |
KR830006745A (ko) | 논리추적장치(論理追跡裝置) | |
KR910005187A (ko) | 라인 컴퓨터(Line Computer) | |
KR920013106A (ko) | 에뮬레이터 및 에뮬레이션 방법 | |
KR900003722A (ko) | 타이머 장치 | |
KR890015137A (ko) | 입출력 제어 시스템 | |
SU1541619A1 (ru) | Устройство дл формировани адреса | |
KR900018791A (ko) | 최소 리셋 타임 유지 회로 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR960024875A (ko) | 모드 설정회로를 구비한 정보처리 장치 | |
KR940010580A (ko) | 데이타 전송 제어용 인터페이스 회로 | |
KR910006831A (ko) | 마이크로컴퓨터와의 주변장치 접속용 제어기 | |
KR900017291A (ko) | 지연 회로 | |
KR880008172A (ko) | 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템 | |
KR970076252A (ko) | 마이크로컴퓨터 | |
KR890015130A (ko) | 마이크로 프로세서 | |
KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 | |
JPS5739438A (en) | Input controlling system | |
SU630645A1 (ru) | Буферное запомнающее устройство | |
SU1658160A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
KR960038980A (ko) | 반도체 메모리장치 | |
JPS56121155A (en) | Address coincidence detection circuit | |
JPH0561714B2 (ko) | ||
KR950001495A (ko) | 디램(dram) 접근 제어회로 | |
KR950025509A (ko) | 레지스터 백업기능을 갖는 마이크로컴퓨터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070208 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |