NO178316B - Forsinkelseskrets - Google Patents

Description

Oppfinnelsen vedrører datamaskinsystemer, og mer spesielt en forsinkelseskrets for å holde prosessoren dersom et kall skulle foretas før en tillatelig tid.

Personlige datamaskiner blir stadig mer kraftfulle ettersom mikroprosessorfabrikanter utvikler stadig raskere og mer kraftfulle enheter. Raske minneteknikker, såsom hurtigbuffing (caching), utnyttes for å sette mikro-prosessorene i stand til å operere ved den maksimalt oppnåelige hastighet.

Noen operasjoner i den personlige datamaskinen tar det en fast minimumstid å utføre, og endres ikke ettersom mikro-prosessorhastighetene øker. F.eks. benyttes en standard kontrollerbrikke for diskettstasjoner i personlige datamaskiner som er kompatible med IBM PC/AT fremstilt av International Business Machines Corporation (IBM). En fabrikant av standard kontrolleren for diskettstasjoner er NEC Electronics, Inc., som betegner sin del /liPD765A (765). Det er tidvis nødvendig å nullstille diskettstasjonskontrolleren, enten når systemet nullstilles, eller etter instruks fra programvare. 765 tilbyr kun en nullstillingsinngang for maskinvare, og tilbyr ikke selv en nullstil-lingskommando for programvare. For å løse dette problemet tilveiebringes en flipp-flopp, som kan aksesseres av prosessoren, og hvis utsignal er forbundet med nullstillingsinngangen til 765. Flipp-floppen klares ut av systemets nullstillingssignal.

Et problem oppstår fordi nullstillingssignalet til 765 må holdes høyt i minst 3,5 mikrosekunder ifølge produkt-spesifikasjonene. Denne tiden var ikke noe problem i tidligere datamaskinsystemer, som benyttet operativsystemer såsom OS/2 fra Microsoft Corporation og IBM. I OS/2 utfører en del av programvaren en programvarenullstilling av diskettstasjonskontrolleren. En nullverdi skrives til den ønskede lokaliteten, bit 2 av byten plassert ved enten inn/ut (I/O)-port 3F2 eller 372 for IBM-kompatible systemer. En kort rekke operasjoner utføres, og deretter skrives en en-verdi til lokaliteten for å klare ut nullstillingen, og åpne diskettstasjonskontrolleren. I tidligere systemer var eksekusjonstiden til de ulike programvareoperasjonene mellom nullstillings- og utklaringssettingene til lokaliteten tilstrekkelig til å garantere at 765 ble nullstilt. Ettersom prosessorhastigene øker, f.eks. til 33 MHz for 80386 systemet produsert av Intel Corporation, blir imidlertid instruksjonssekvensen utført på kortere tid enn 3,5 mikrosekunder, tider på 1,6 til 2,0 mikrosekunder er målt for en 33 MHz 80386 med hurtigbuffer og sidet hovedminne. Således kan 765 ikke nullstilles pålitelig når standard programvare som OS/2 benyttes i systemer med høyhastighets-mikroprosessorer.

Fra Patent Abstracts of Japan, vol. 6, nr. 233, 19. no-vember 1982, JP-A-57 134731 er kjent en såkalt "oneshot-krets" av flerfoldig gjenutløsbar type, med den funksjon å detektere feilfunksjon i systemet. Datamaskinen tilveiebringer en periodisk puls, og dersom perioden er for lang eller for kort, nullstilles prosessoren.

Fra IBM Technical Disclosure Bulletin, vol. 29, nr. 4, september 1986, side 1723-1724, "Method of Power On/Off Diskette Controller" er videre kjent en datamaskin som slår av diskettstasjonen etter en periode hvor den ikke har vært i bruk. Data-aksessering til diskettstasjonens adresse genererer et NMI-signal, og denne koden slår på enheten og re-synkroniserer aktivitetene. Under en del av NMI-koden utvikles flere forsinkelser for å tillate hensiktsmessig igangsetting.

Fra IEEE MICRO, vol. 3, nr. 6, desember 1983, side 17-23, T. G. Marshall: "Floppy Disk Data Transfer Techniques" er kjent en direkte forbindelse mellom en kontroller for en diskettstasjon og en prosessor, for å tillate fjerning av en DMA-kontroller. To alternativer vises i publikasjonen. I den første er diskett-kontrolleren DRQ eller anmodnings-linjen forbundet med prosessorens NMI, med NMI-kodeavlesning av kontrolleren. I det andre alternativet plasseres prosessoren i en ikke-klar eller vente-modus etter aksessering av diskettstasjon-kontrolleren inntil kontrolleren indikerer at

den er klar for mottak av data.

Den foreliggende oppfinnelsen avgjør når en nullverdi er skrevet til diskettstasjonskontrollerens nullstillings lokalitet, og starter en teller. Hvis prosessoren forsøker å skrive en ener til diskettstasjonskontrollerens nullstillings lokalitet før den ønskede tiden er forløpt, holdes prosessoren inntil den ønskede tiden er forløpt, ved hvilken tid skrivesyklusen fullføres. Således blir diskettstasjonskontrolleren pålitelig nullstilt ved enhver prosessor-hastighet, og avhengigheten av programvarens tidsløkke fjernes.

Foreliggende oppfinnelse defineres nøyaktig i de ved-føyde patentkravene.

En bedre forståelse av den foreliggende oppfinnelsen kan oppnås når den følgende detaljerte beskrivelsen av den foretrukne utførelsesformen sees i sammenheng med de følgende tegninger, i hvilke: Fig. 1 er et blokkdiagram av et datamaskinsystem, som innbefatter den foreliggende oppfinnelsen; og

fig. 2 er et tidsinnstillingsdiagram av deler av datamaskinsystemet i fig. l.

Det vises nå til fig. 1, hvor bokstaven C generelt representerer et datamaskinsystem som innbefatter den foreliggende oppfinnelsen. Datamaskinsystemet C omfatter en prosessor 10, som har adresse- 12, kontroll- 14, og data- 16 busser. Over disse tre bussene 12, 14 og 16 tilveiebringer prosessoren 10 den nødvendige adresse- og kontroll-informasjonen for å overføre data mellom ulike enheter i datamaskinsystemet C, enten direkte eller gjennom ulike buffere, låser og kontrollere. Fortrinnsvis er prosessoren 10 en 80386 produsert av Intel Corporation. Adresse- 12, kontroll- 14 og data- 16 bussene er koblet til en rekke porter 18, som er tilveiebragt for innsetting av ulike utbyttbare kretskort (ikke vist) i datamaskinsystemet C, slik at ulike ytterligere trekk og muligheter kan tilveiebringes som ønskelig.

En diskettstasjonskontroller 20 er koblet til adresse-12 og data- 16 bussene, slik at informasjon kan overføres mellom prosessoren 10 og diskettstasjonskontrolleren 20, som i sin tur er koblet til en diskettstasjonsenhet (ikke vist). Således har prosessoren 10 midler for å aksessere en masse-lagerenhet, som er vanlig brukt i personlige datamaskiner. Åpningen av diskettstasjonskontrolleren 20 er tilveiebragt av et signal frembragt av adressedekoderelektronikken 22. Adressedekoderelektronikken overvåker og analyserer adresse-12 og kontroll- 14 bussene for å avgjøre når en syklus adresseres til diskettstasjonskontrolleren 20. Når syklusen adresseres til diskettstasjonskontrolleren 20, forsyner adressedekoderen 22 diskettstasjonskontrolleren 20 med et signal for å indikere at den skal være aktiv. I et IBM-kompatibelt personlig datamaskinsystem finnes diskettstasjonskontrolleren 20 og tilhørende kretser ved 1/0-portene 3F0-3F7 eller 370-377. Disse tallene er i heksadesimal notasjon, som de gjenstående tallene spesi-fisert for adresse- eller portverdier i denne beskrivelsen. Adresseblokken 3FO er den primære adressen til diskettstasjonskontrolleren for IBM-kompatibel datamaskin, mens 370 blokken er den sekundære adressen. Diskettstasjonskontrolleren 20 er fortrinnsvis en /iPD765A produsert av NEC Electronics Inc. Andre ekvivalente eller kompatible kontrollerenheter for diskettstasjoner kan benytte den foreliggende oppfinnelsen.

Som nevnt tidligere, er nullstilling for programvare ønsket og nødvendig under visse operativsystemer. Diskettstasjonskontrolleren 20 har kun en nullstillingsinngang på maskinvare, slik at ytterligere midler må tilveiebringes for å håndtere tilfeller hvor programvare nullstiller. En flipp-flopp 24 er tilveiebragt for å utføre denne funksjonen. Flipp-floppen 24 har sin D inngang forbundet med bit 2 på databuss 16, og har sin utklaringsinngang forbundet med RST<*->signalet, som er systemets nullstillingssignal. Når det refereres til signaler i denne beskrivelsen, indikerer en asterisk (<*>) etter en signalangivelse generelt at det logisk sant når et lavt spenningsnivå er tilstede, og trekantparanteser med inne-sluttede tall etter en signalangivelse benyttes for å indikere enkle eller multiple bitposisjoner i et bredere logisk signal, såsom data- eller adressefeltene. Flipp-floppen 24 klokkes av et signal frembragt av adressedekoderelektronikken 22. Dette klokkesignalet har en stigende kant ved enden av en skriveoperasjon, som utføres til I/O-port 3F2 eller 372, avhengig hvorvidt den primære eller sekundære lokaliteten benyttes for diskettstasjonskontrolleren 20. Klokkesignalet frembragt av adressedekoderelektronikken settes fortrinnsvis lavt ved begynnelsen av et IOWC<*->signal ifølge signalene benyttet i IBM-kompatible personlige datamaskiner, og settes høyt ved slutten av IOWC<*->signalet, og har således en tidsinnstilling som er egnet for å klokke dataene tilstede på databuss 16 inn i flipp-floppen 24 ettersom 1/0-skrivesyklusen fullføres.

Den ikke-invertende utgangen på flipp-floppen 24 føres til inngangen på en inverterer 26, hvis utgang i sin tur er forbundet med nullstillingsinngangen til diskettstasjonskontrolleren 20. Således kan prosessoren 10 skrive en dataverdi med en bit 2 verdi lik null til I/O-port 3F2 eller 372, og få denne verdien låst av flipp-floppen 24. Denne nullverdien blir deretter invertert av invertereren 26, hvilket forårsaker at en nullstillingsoperasjon av diskettstasjonskontrolleren 20 innledes. Etter et gitt tidsintervall kan en dataverdi med en bit 2 posisjonsverdi lik en skrives til I/0-port 3F2 eller 372, slik at flipp-floppen 24 mottar den komplementære verdien. Denne ener-verdien blir deretter invertert av invertereren 26, slik at en null-verdi settes på nullstillingsinngangen til diskettstasjonskontrolleren 20, og således avslutter null-stillingsoperas j onen.

Hvis intervallet mellom skrivingen av null-verdien og skrivingen av ener-verdien er tilstrekkelig lang, dvs. 3,5 mikrosekunder for den foretrukne utførelsesformen, så har diskettstasjonskontrolleren 20 blitt riktig nullstilt, og er klar til bruk. Dersom denne perioden var kortere enn den nødvendige perioden foreskrevet på den bestemte diskettstasjonskontrolleren 20 som benyttes, kan det imidlertid være at diskettstasjonskontrolleren 20 ikke er riktig nullstilt, slik at datafeil kan inntreffe. Tilstanden med for kort intervall mellom skrivingen av de komplementære verdiene til flipp-floppen 24 må overvinnes, slik at den ønskede minste nødvendige verdien alltid oppnås.

For dette formålet er en programerbar arraylogikk (PAL) enhet 28 for adresser forbundet med adressebussen 12, hvor den mottar bitene 9-0, og videre forbundet med kontroll-bussen 14 hvor den mottar IOWC<*>, IORD<*> og DMA-signaler. IOWC<*->signalet er et signal utviklet i datamaskinsystemer som benytter den IBM-kompatible standarden for å indikere at en skriveoperasjon til en I/O-port er i gang, med kantene på IOWC<*->signalet passende tidsinnstilt i forhold til validiteten til dataene på databussen 16. IORD<*->signalet indikerer at en leseoperasjon fra en I/O-port er i gang, og dette signalet benyttes i kombinasjon med IOWC<*->signalet for å sikre at kun I/O-skriveoperasjoner benyttes. DMA-signalet er et signal som indikerer at en DMA-operasjon er i gang, slik at dekodingen ikke utvikles i løpet av DMA-operasjonene, kun prosessoroperasjoner. Adresse-PALen 28 frembringer et utsignal betegnet som ADDWR<*->signalet, som settes lavt når I/O-portadresser på 3F2 eller 372 er tilstede på riktig måte i en I/O-skriveoperasjon fra prosessoren. Adresse-PAL 28 ligningen benyttet til å frem-bringe ADDWR<*->signalet er som følger:

Således avgjør adresse-PALen 28 når en skriveoperasjon utføres på flipp-floppen 24.

ADDWR<*->signalet er et innsignal til EX_I0D PALen 30.

Det er to andre innsignaler til EX_IOD PALen 30, nemlig bit 2 på databussen 16, og et signal referert til som CLK8-signalet, som i den foretrukne utførelsesformen er et klokkesignal med en frekvens på tilnærmet 8,33 MHz. EX_I0D PALen 30 er konfigurert for å virke som en teller, og har en utgang til BUSRDY-signalet. EX_IOD PALen 30 benytter og fører tilbake ulike signaler fremstilt av EX_IOD PALen 30 for å danne en teller, og for å muliggjøre at en lav verdi drives på BUSRDY-linjen. BUSRDY-linjen er fortrinnsvis en linje som er drevet av tri-statiske eller åpen kollektorenheter, og som er trukket opp til +5 volt av en motstand 32. BUSRDY-linjen er konfigurert på denne måten fordi ethvert av kretskortene plassert i portene 18 kan trekke denne linjen lav for å indikere at en enhet ikke er kiar, og at ventetUstander (wait states) vil bli benyttet. BUSRDY-signalet mottas av en busskontroller 34, som deretter forsinker sending av et RDY-signal til prosessoren 10, hvilket vil indikere overfor prosessoren 10 at den kan sette i gang med den neste operasjonen. Følgelig holder busskontrolleren 34 RDY-signalet mens BUSRDY-signalet er lavt, slik at prosessoren 10 er i en holdt eller forsinket tilstand.

Fordi BUSRDY-signalet frembringes basert på verdien av en teller, settes denne telleren til en verdi slik at den gitte ønskede tiden mellom endring av nullstillingsinngangen til diskettstasjonens kontrollerbrikke må forløpe etter 0-verdien er skrevet til, og før 1-verdien skrives til, flipp-flopp 24. Ligningene benyttes i EX_IOD PALen 30 er som følger:

CNT <4-0>-signalene representerer en fem bits teller, som cykler fra 00000 binært til 00000 binært igjen, og som teller opp i steg på en. CNT <4-l>-verdiene øker bare når flipp-floppen 24 ikke er adressert, eller når bit 2 verdien som skrives er en ener. CNT <0> endres under to betingel-ser. Den første er når tellerverdien ikke er 00000, og flipp-floppen 24 ikke er adressert, eller bit 2 verdien er en ener. Dette er den normale tellerfunksjonen, bortsett fra at telleren stopper ved 00000. Den andre betingelsen øker telleren fra 00000 og er sann når flipp-floppen 24 adresseres, og bit 2 verdien er null. Denne andre betingelsen trigger telleren til operasjon, og antallet øker når operasjonen på flipp-floppen 24 fullføres. NONZ-signalet er høyt, eller sant, fra antall på 00001 til 11100, og lavt på antall på 00000 og 11101 til 11111, og intervallet fra 00001 til 11101 er de ønskede 3,5 mikrosekundene i den foretrukne utførelsesformen. NONZ-signalet benyttes sammen med ADDWR<*> og SD2-signalene for å sette tristat-bufferet i stand til å drive en null, eller lav verdi, på BUSRDY-linjen. Bufferet er åpnet når NONZ-signalet er sant, dvs. når de 3,5 mikrosekundene ikke har forløpt, og flipp-floppen 24 har en ener-verdi, skrevet til seg. Prosessoren 10 blir således holdt inntil de 3,5 mikrosekundene er over, ved hvilken tid operasjonen fortsetter, og ener-verdien klokkes på flipp-flopp 24.

Virkemåten til telleren kan klart sees i tidsinnstil-lingsdiagrammet på fig. 2. Ved tiden Tl begynner prosessoren 10 å be om en skriveoperasjon til adresse 3F2 eller 372, med en databuss 16 bit 2-verdi, referert til som SD2-signalet, som har en 0-verdi. Ved tiden T2, settes IOWC<*> og ADDWR<*->signalene lave, hvilket indikerer at operasjonen er adressert til flipp-floppen 24. Ved tiden T2 øker tellerverdien også fra en 0-verdi, som indikeres av at CNT<4-0>-verdiene er 0, til en tellerverdi på 1, som indikert av at CNT<0>-signalet har en 1-verdi. Kort etter tiden T2 settes NONZ-signalet høyt, hvilket indikerer at telleren ikke lenger har en 0-verdi, og indikerer således at en forsinkelse vil være nødvendig dersom prosessoren 10 skulle forsøke å skrive en 1-verdi til flipp-floppen 24 før tidsintervallet har forløpt. Ved tiden T3 er skriveoperasjonen til I/O-porten fullført, og prosessoren fortsetter med å utføre andre operasjoner. Etter denne tiden fortsetter telleren med å telle opp basert på CLK8-signalet, som vist. Ved tiden T4 forsøker prosessoren 10 å skrive en 1-verdi til flipp-floppen 24, hvilke tilstander er indikert av at ADDWR<*> og IOWC<*->signalene settes lave, og at SD2-signalet er høyt. Basert på disse tilstandene, og det faktum at NONZ-signalet er høyt, drives BUSRDY-signalet lavt. BUSRDY-signalet forblir lavt inntil T5, ved hvilken tid telleren har talt forbi verdien 11100, og har fortsatt til verdien 11101. Ved denne tiden settes NONZ-signalet lavt, hvilket indikerer at det påkrevde tidsforsinkelses-intervallet er fullført, med BUSRDY-signalet således satt høyt på grunn av effekten av opptrekksmotstanden 32. Deretter sender busskontrolleren 34 RDY-signalet til prosessoren 10 som nødvendig, slik at ved tiden T6 er skriveoperasjonen til I/O-porten fullført, som antydet av at IOWC<*> og ADDWR<*->signalene er satt høyt. Imidlertid fortsetter telleren å telle inntil den når en 0-verdi ved tiden T7. Telleren når en sann 0-verdi hvor den stopper å telle inntil en 0-verdi skrives til flipp-floppen 24.

Således tilveiebringer telleren en forløpt tidsperiode etter den første, eller innstillingsoperasjonen, på diskettstasjonskontrolleren 20 er startet. Telleren og den tilhørende logikken til EX_I0D PALen 30 samvirker slik at prosessoren 10 holdes, eller forsinkes, inntil den nødvendige tiden er forløpt, ved hvilken tid den andre komplementære operasjonen, dvs. å skrive en 1-verdi til flipp-flopp 24 er fullført, hvilket i sin tur avslutter nullstillingsoperasjonen av diskettstasjonen 20. Mens kretsen er vist benyttet ved nullstilling på programvare av en diskettstasjonskontroller, er det underforstått at enhver adresselokalitet eller rekker av adresselokaliteter og enkle eller multiple bitverdier kunne vært brukt, og den foreliggende oppfinnelsen kunne vært benyttet.

De foregående forklaringer og beskrivelser av oppfinnelsen er belysende og forklarende for denne, og ulike endringer i størrelse, form, materialer, komponenter, kretselementer, ledningsforbindelser og kontakter, såvel som i detaljene i de illustrerte kretsene og konstruksjonen kan gjøres uten å avvike fra den oppfinneriske idé.

Claims (11)

1. Krets for å forsinke fullførelsen av en andre operasjon inntil en tidsperiode igangsatt av forekomst av en tidligere første operasjon har forløpt, hvor den første operasjon og den annen operasjon er komplementære, karakterisert ved midler for å bestemme om den første operasjonen har inntruffet; midler som er koplet til og som reagerer på de første operasjonsbestemmende midler ved å tilveiebringe et signal for forløpt tid, hvilket signal trigges når den første operasjon inntreffer; midler for å bestemme om den annen operasjon er i ferd med å initieres; og midler som er koplet til og som reagerer på forløpt tid-signalet og midlene for å bestemme at den annen operasjon er i ferd med å initieres for å tilveiebringe et forsinkelsessignal for å forhindre fullførelse av den annen operasjon inntil forløpt tid-signalet når en forhåndsbestemt verdi.

2. Krets ifølge krav 1, karakterisert ved at midlene for å tilveiebringe signalet for forløpt tid omfatter en teller.

3. Krets ifølge krav 1, karakterisert ved at kretsen er en data-maskinkrets, og at den første operasjon og den annen operasjon aksesserer et gitt adresse-lagersted.

4. Krets ifølge krav 3, karakterisert ved at de første operasjons-bestemmelsesmidler og midlene for å bestemme at den annen operasjon er i ferd med å initieres, innbefatter midler for å bestemme hvorvidt det gitte adresse-lagersted er aksessert.

5. Krets ifølge krav 1, karakterisert ved at den første operasjon omfatter skriving av en særskilt verdi, og den annen operasjonen omfatter skriving av en logisk komplementær verdi.

6. Krets ifølge krav 5, karakterisert ved at skrivingen av den særskilte verdi initierer en nullstillings-operasjon, og skrivingen av den logisk komplementære verdi avslutter nullstillings-operasjonen.

7. Forsinkelseskrets til bruk i et datamaskinsystem med en prosessor, en adressebuss, en databuss, styresignaler og en inn/ut-enhet, karakterisert ved midler for å bestemme at en første, forutbestemt dataverdi er innskrevet av prosessoren i inn/ut-enheten; midler som er koplet til og som reagerer på de første dataverdi-bestemmende midler ved å tilveiebringe et forløpt tid-signal, som trigges ved skrivingen av nevnte forutbestemte dataverdi; midler for å bestemme om en andre, forutbestemt dataverdi er i ferd med å innskrives av prosessoren i inn/ut-enheten etter at den nevnte første dataverdi er innskrevet, hvor den annen forutbestemte dataverdi er den inverse av den første dataverdi; og midler som er koplet til og som reagerer på forløpt tid-signalet og midlene for å bestemme at en andre forutbestemt dataverdi er i ferd med å skrives for å tilveiebringe et forsinkelsessignal for å forhindre prosessoren fra å fullføre skrivingen av den annen dataverdi inntil forløpt tid-signalet når en forhåndsbestemt verdi etter siste trigging.

8. Forsinkelseskrets ifølge krav 7, karakterisert ved at den første dataverdi og den annen dataverdier innskrives i samme adresse.

9. Forsinkelseskrets ifølge krav 8, karakterisert ved at skrivingen av den første dataverdi initierer en nullstillings-operasjon for inn/ut-enheten, og at skriving av den annen dataverdi avslutter nullstillings-operasjonen.

10. Forsinkelseskrets ifølge krav 7, karakterisert ved at forsinkelsessignalet indikerer overfor prosessoren at inn/ut-enheten ikke er klar.

11. Forsinkelseskrets ifølge krav 7, karakterisert ved at midlene for å tilveiebringe forløpt tid-signalet omfatter en teller.