KR900003722A - 타이머 장치 - Google Patents

타이머 장치 Download PDF

Info

Publication number
KR900003722A
KR900003722A KR1019890011623A KR890011623A KR900003722A KR 900003722 A KR900003722 A KR 900003722A KR 1019890011623 A KR1019890011623 A KR 1019890011623A KR 890011623 A KR890011623 A KR 890011623A KR 900003722 A KR900003722 A KR 900003722A
Authority
KR
South Korea
Prior art keywords
register
match
logic means
comparator
data processor
Prior art date
Application number
KR1019890011623A
Other languages
English (en)
Other versions
KR960005388B1 (ko
Inventor
엘. 밀러 개리
비. 골러 버논
네미로프스키 마리오
엔. 드브리토 다니엘
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR900003722A publication Critical patent/KR900003722A/ko
Application granted granted Critical
Publication of KR960005388B1 publication Critical patent/KR960005388B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Electronic Switches (AREA)
  • Executing Machine-Instructions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

타이머 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제시된 실시예가 그 일부분을 이루는 싱글-칩 마이크로 컴퓨터의 블럭 선도,
제2A 내지 2B도는 본 발명의 제시된 실시예를 포함하는 타이머의 메모리 맵을 도시한 도면,
제3도는 제시된 실시예의 타이머의 주요 구성부를 도시한 블럭 선도.

Claims (3)

  1. 부합 레지스터와, 부합 레지스터에 결합된 제1입력과 제1타이밍 기준 신호의 소스에 결합된 제2입력을 가지며, 부합 레지스터 및 제1타이밍 기준 신호의 내용 사이에 선정된 관계식이 일어남에 따라 출력을 발생시키는 비교기와, 부합 인식 래치와, 비교기의 출력에 응답하여 제1선정된 상태로 부합 인식 래치를 세트하기 위한 제1논리 수단과 제1논리 수단을 디스에이블 하기 위한 제2논리 수단을 구비하는 것을 특징으로 하는 타이머 장치.
  2. 데이타 프로세서와, 타이머 장치를 구비하며, 타이머 장치는, 부합 레지스터와, 부합 레지스터를 로드하기 위한 데이타 프로세서에 의해 제어되는 부합 레지스터 로드 수단과, 부합 레지스터에 결합된 제1입력과, 제1타이밍 기준 신호의 소스에 결합된 제2입력을 가지며, 부합 레지스터 및 제1타이밍 기준 신호의 내용 사이에 선정된 관계식이 일어남에 따라 출력을 발생시키는 비교기와, 부합 인식 래치와, 비교기의 출력에 응답하여 제1선정된 상태로 부합 인식 래치를 세트하기 위한 제1논리 수단과 제1논리 수단을 디스에이블 하기 위한 데이타 프로세서에 의해 제어되는 제2논리 수단을 구비하는 것을 특징으로 하는 시스템.
  3. 데이타 프로세서와 적어도 두개의 타이머 서브 시스템을 구비하며, 데이타 프로세서는 상기 적어도 두개의 타이머 서브 시스템중 하나를 동시에 서비스할 수 있는 시스템에 있어서, 상기 적어도 두개의 타이머 서브 시스템 각각은, 부합 레지스터와, 부합 레지스터를 로드하기 위한 데이타 프로세서에 의해 제어되는 부합 레지스터 로드 수단과, 부합 레지스터에 결합된 제1입력과, 제1타이밍 기준 신호의 소스에 결합된 제2입력을 가지며, 부합 레지스터 및 제1타이밍 기준 신호의 내용 사이에 선정된 관계식이 일어남에 따라 출력을 발생시키는 비교기와, 부합 인식 래치와 비교기의 출력에 응답하여 제1선정된 상태로 부합 인식 래치를 세트하기 위한 제1논리 수단과, 제1논리 수단을 디스에이블 하기 위한 데이타 프로세서에 의해 제어되는 제2논리 수단을 구비하는 것을 특징으로 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011623A 1988-08-19 1989-08-16 타이머 장치 KR960005388B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US234111 1981-02-13
US07/234,111 US5042005A (en) 1988-08-19 1988-08-19 Timer channel with match recognition features
US134,111 1988-08-19

Publications (2)

Publication Number Publication Date
KR900003722A true KR900003722A (ko) 1990-03-26
KR960005388B1 KR960005388B1 (ko) 1996-04-24

Family

ID=22879975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011623A KR960005388B1 (ko) 1988-08-19 1989-08-16 타이머 장치

Country Status (6)

Country Link
US (1) US5042005A (ko)
EP (1) EP0355465B1 (ko)
JP (1) JPH0612504B2 (ko)
KR (1) KR960005388B1 (ko)
DE (1) DE68919018T2 (ko)
HK (1) HK1000386A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233573A (en) * 1992-07-01 1993-08-03 Motorola Inc. Digital data processor including apparatus for collecting time-related information
US5325873A (en) * 1992-07-23 1994-07-05 Abbott Laboratories Tube placement verifier system
US5325341A (en) * 1992-08-31 1994-06-28 Motorola, Inc. Digital timer apparatus and method
US5758137A (en) * 1995-10-26 1998-05-26 International Business Machines Corporation Method and system for processing timer requests within a computer
US5732225A (en) * 1995-11-13 1998-03-24 Motorola Inc. Integrated circuit timer system having a global bus for transferring information between local buses
US5729721A (en) * 1995-11-13 1998-03-17 Motorola, Inc. Timebase synchronization in separate integrated circuits or separate modules
US5721888A (en) * 1995-11-13 1998-02-24 Motorola, Inc. Performing flexible logical operations with timer channel outputs
US5701421A (en) * 1995-11-13 1997-12-23 Motorola, Inc. Pin and status bus structure for an integrated circuit
US5634045A (en) * 1995-11-13 1997-05-27 Motorola, Inc. Integrated circuit input/output processor having improved timer capability
US5721889A (en) * 1995-11-13 1998-02-24 Motorola, Inc. Data transfer between integrated circuit timer channels
US5631853A (en) * 1995-11-13 1997-05-20 Motorola Inc. Flexible configuration of timebases in a timer system
US5812833A (en) * 1995-11-13 1998-09-22 Motorola, Inc. Timer bus structure for an integrated circuit
US5790843A (en) * 1996-09-19 1998-08-04 International Business Machines Corporation System for modifying microprocessor operations independently of the execution unit upon detection of preselected opcodes
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6550015B1 (en) 1999-02-10 2003-04-15 Advanced Micro Devices Inc. Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
FR2895101A1 (fr) * 2005-12-16 2007-06-22 St Microelectronics Sa Dispositif multifonctionnel temporisateur/compteur d'evenements et procede de mise en oeuvre d'un tel dispositif.
US10591892B2 (en) 2015-06-05 2020-03-17 Renesas Electronics America Inc. Configurable mapping of timer channels to protection groups

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326247A (en) * 1978-09-25 1982-04-20 Motorola, Inc. Architecture for data processor
JPS5848167A (ja) * 1981-09-16 1983-03-22 Sharp Corp コントロ−ル装置
US4618968A (en) * 1983-11-04 1986-10-21 Motorola, Inc. Output compare system and method automatically controlilng multiple outputs in a data processor
JPH06103507B2 (ja) * 1984-11-02 1994-12-14 株式会社日立製作所 パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ
GB8529226D0 (en) * 1985-11-27 1986-01-02 Diamond H Controls Ltd Timer
JPS62227243A (ja) * 1986-03-29 1987-10-06 Toshiba Corp 伝送制御方式
US4912708A (en) * 1988-03-22 1990-03-27 Siemens Transmission Systems, Inc. Automatic microprocessor fault recovery system
US4926319A (en) * 1988-08-19 1990-05-15 Motorola Inc. Integrated circuit timer with multiple channels and dedicated service processor

Also Published As

Publication number Publication date
JPH0612504B2 (ja) 1994-02-16
DE68919018D1 (de) 1994-12-01
JPH02252010A (ja) 1990-10-09
EP0355465A3 (en) 1990-11-07
DE68919018T2 (de) 1995-05-18
EP0355465A2 (en) 1990-02-28
EP0355465B1 (en) 1994-10-26
HK1000386A1 (en) 1998-03-13
KR960005388B1 (ko) 1996-04-24
US5042005A (en) 1991-08-20

Similar Documents

Publication Publication Date Title
KR900003722A (ko) 타이머 장치
KR900003719A (ko) 타이머 시스템
KR900005311A (ko) 인터럽트제어장치
KR860006743A (ko) 데이타 처리 시스템
KR900003720A (ko) 집적 회로 타이머
KR890017604A (ko) 마이크로 컴퓨터 시스템
KR890007162A (ko) 데이타 처리장치
KR890015123A (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
KR900003721A (ko) 타이머 및 타이머를 구비한 집적 회로
KR870010444A (ko) 데이터 프로세서
KR910005174A (ko) 이중영역 기억장치 제어기 및 그 제어방법
KR930700907A (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
KR960011686A (ko) 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기
KR850008567A (ko) 반도체 집적회로
KR890008680A (ko) 마이크로 프로세서
KR920001516A (ko) 데이터 기억장치
KR970705086A (ko) 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle)
KR900018791A (ko) 최소 리셋 타임 유지 회로
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR860004360A (ko) 원격통신시스템용 마이크로프로세서 인터페이스장치
KR900006844A (ko) 연산제어장치의 입출력장치
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR970007624A (ko) 소프트웨어 제어에 의한 인터럽트 선택회로
KR880004382A (ko) 마이크로 컴퓨터 시스템 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100331

Year of fee payment: 15

EXPY Expiration of term