JPS5848167A - コントロ−ル装置 - Google Patents

コントロ−ル装置

Info

Publication number
JPS5848167A
JPS5848167A JP56146835A JP14683581A JPS5848167A JP S5848167 A JPS5848167 A JP S5848167A JP 56146835 A JP56146835 A JP 56146835A JP 14683581 A JP14683581 A JP 14683581A JP S5848167 A JPS5848167 A JP S5848167A
Authority
JP
Japan
Prior art keywords
time
display
master cpu
master
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56146835A
Other languages
English (en)
Inventor
Akihito Sakurai
桜井 彰人
Narimitsu Fujiwara
藤原 齋光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56146835A priority Critical patent/JPS5848167A/ja
Publication of JPS5848167A publication Critical patent/JPS5848167A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマスターCPUとの情報の授受に従って制御さ
れるコントロール装置に関し、とくに表示及びキー人力
制御のはかに時計機能を具備した電子計算機、キャッシ
ュレジスタ等の電子装置に採択できる汎用性の高いコン
トロール装置に関するものである0 近年、マイクロプロセッサ制御による電子計算機、キャ
ッシュレジスタ等の電子装置が開発され、所謂、中央処
理装置(cpU)はキー操作等によって−ROMから所
要のプログラムを読出し、そのプログラムに基づいて、
RAM、演算回路、プリンタ駆動回路、表示駆動回路な
どを制御するようにしている。
しかしながら、1つのマスターCPUに全ての。
機能を持たせるのは困難で、機能を特定すると限定され
た゛仕様のセットにしかマスターCPUを採択できず、
汎用性が著しく低下するなどの問題があった。
I Chip CPUに沢山の機能を盛り込むと、LS
Iが大型化し、コスト高となるという問題があった。
その為、従来、キーボード・ディスプレイ・コントロー
ラと呼ばれるボントローラ装置が開発され、マスターC
PUからの情報の授受に従って上記コントローラ(通常
、スレーブ−コントローラと呼ばれる。)を制御し、C
PUの汎用性を向上させることが行われた。
しかし、従来のスレーブ・コントローラは時計機能を具
備せず、従来、時計機能を具備させる方法として、マス
ターCPUK時計用のハードウェアを組み込むか、或い
は外部に時計用のハードウェアを具備させ、それをマス
ターCPUK取V2sむ方法が採られていた。
しかし、前者の方法であればマスターCPUと’しての
汎用性が欠如し、コスト高となる欠点があり、また後者
の方法ではマスターCPHに於けるデータ処理で拘束性
があシ、また表示のチラッキ現象が発生するなどの欠点
があった。す々ゎち、従来のスレーブ・コントローラは
時計機能を有しない為、時刻のカウントアツプ毎にマス
ターCPUから時刻表示データを受取り、時刻表示を行
っていたが、データは表示の切換シ目毎に送る必要があ
シ、即ち、時刻内容が変わるととに時刻表示を変える必
要があるため、データの受は渡しに時間が掛かるうえに
、マスターCPUではデータの受は渡しだけの仕事しか
できず、上記データ転握に伴うチラ?キが時刻表示部に ・点があった。
本発明は上記従来の諸欠点を除去する冬めになされ光も
ので、とくに表示及びキー人力が制御されるスレーブ・
コントローラに、マスターCPUからの時刻表示等の制
御命令信号を受信するのみで、爾後マスターCPUとは
無関係に計時及び時刻表示を実行する時計回路を具備さ
せ−たコントロール装置を提供することを゛目的とする
。以下、本発明の一°実施例を図面に従って詳細に説明
する。
第1図は本発明装置の説明に供するシステムブロック図
であり、図に於て、1は演算制御、金額計算、プリンタ
制御などを実行できる計算機、キャッシュレジスタ等を
構成するマスターCP UIOIを含む装置で、マスタ
ーCPU以外にROM、RAM等を備えることができ、
LSI等で構成されている。2は表示、キー人力制御及
び本発明に係わる時計機能を備えるコントロール装置で
、上記マスターCPUl0Iに係合され、上記マスター
CPUとの情報の授受によって表示及びキー人力制御、
さらには時計機能が制御される。上記コントローラ装置
社、キーボード・ディスプレイ・タイム・スレーブコン
トローラと呼ぶことができょう。かかるスレーブコント
、ローラ2は、水晶振動子201を用いて計時用の基準
発振周波数を発生するジェネレ、−夕202、ジェネレ
ータ信号を分周する分周器203、マスターCPUl0
Iとの情報のやりとり1、及び分周器出力を受けとり計
時及び時刻表示制御をつかさどるCPU204、このC
PUはさらにキー人力部208からのキー人力データを
読み込み、表示部209の表示を制御する。
205.206#′1CPU204に結合されるRAM
メモリーでそれぞれ現時刻の記憶及びアラーム時刻の記
憶を行う。同じく207はCPU204に結合されるプ
ログラム命令の順序等を記憶するROMである。
次にスレーブ・コントローラ2について動作を説明する
と、ジェネレータ2020発振出力周波数は例えば32
.768KHzであ)、分周器203はその信号を14
段にb分周し、2Hz(0,5秒)信号をCPU204
へ出力し、CPU204はその0.5秒信号を基にして
現時刻のカウントアツプを行ない、またその結果をある
所定の間隔でもって現時刻メモリ205とアラーム時刻
メモリ206の内容とを比較してマスターCPUl0I
からの命令情報に対応できるように、時刻の一致、不一
致の結果をストアーする動作を行う。具体的には例えば
一致不一致を判定するフラッグをRAM内に設けるなど
である。上述のスレーブコントローラ2の時計機能はマ
スターCPUからの時刻表示等の制御命令を一旦受信す
ると、以後マスターCCPUとは無関係に計時及び時刻
表示を実行する。
上記アラーム時刻を記憶するメモリー(例えばRAM)
206にはアラーム時刻をキー人力部208より予めプ
リセットすることができる。このように、時刻関係の管
理をスレーブ・コントローラ2に組み込む事によって、
マスターCPUのプログラム作成時の負担を軽減するこ
とができ名。
第2図は、本発明のコントロール装置の動作を説明する
ためのフローチャートを表わし、第1図を参照して説明
する。
まず、ステップn1において、スレーブ・コントローラ
は表示制御及びキー人力読込みのジャッジを行いながら
、n2でマスターC,PU 101カらのデータ授受の
要求信号が有ったかどうかのジャッジを行なう。もしデ
ータ授受要求信号がマスターCPUl0Iから出力され
ておれば、まず、コント巳、−ラ側のCPU204はそ
の命令信号が何であるかを判断する。マスターcpty
toiからの要求命令信号として二側を挙げると次O通
シであシ、フローチャートには時刻表示命令の場合(n
3)及びアラーム一致読出し命令(nb)のみが示され
ている。
命令コードに続いてマスターCPUより転送されてくる
表示用データ・コードをスレーブ・コントローラ側で受
は取り、その表示用データ・コードに基づいて表示セグ
メント信号を発生させ、表示を行なう0 表示制御及びキー人カシ言ジのステップでキー人力部よ
如入力されたキー人力情報をコント−ロール側のCPU
からマスターCPUへ送り返すをいう作業を行なう。
00命令コードが時刻表示命令の場合(ステップn子) 現時刻メモリ205の内容をディスプレイ装置209へ
移して表示を行なう(n 4 )oなお、現時刻を正確
に表示するために一定時間毎に現時刻メモリー205の
内容をディスプレイ装置209へ移して表示を行なう0
例えば、秒の表示ではなく時、分の表示だけであるとす
ると、分のカウント・アップ毎にカウントアツプされ゛
た現時刻メモリーの内容をディスプレイ装置へ移し表示
を行うことによって現時刻を正確に表示しうる0 (汁)命令コードがアラーム一致読出し命令の場合(ス
テップna) 時刻のカウント・アップ毎にストアーされている一致・
不一致の情報をCPU204からマスターCPUl0I
へ送シ返す作業(ステップna)を行なう。ステップn
子に於てハ、他の命令処理として上記(i) 、 (i
)の場合などが考えられる。ステップn8は分周器20
3から0.5秒信号(時刻情報)の入力が有ったか否か
を判断し、もし入力があれば、0.5秒信号をもとに現
時刻メモリー205の内容をカウント・アップする(n
b)oまた、その結果をある一定間隔でもって、例えば
カウント値A%フルカウ・ントになったとき一定時間た
ったかをジャッジしくn1o)、現時刻メモリー205
とアラーム時刻メモリー206の内容とを比較して、マ
スターCPUl0Iからの問いかけに対応できるようV
C一致・不一致の結果をメモリーにストアする(nlλ
)0たとえば、RAMのフラッグをセットすることによ
シ行なう0さらに時刻表示中かどうかをジャッジしくn
zg)、表示中ならば現時刻メモ!j−205の内容を
変更する(n13)。このヨウニ、スレーブ・コントロ
ーラは表示制御及びキー人力のジャッジを行ないながら
、冑スターCPUからのデータ授受の要求信号があった
か否かのジャッジを行ない、さ−らに分局器からの0.
5秒信号入力のジャッジを行なう。また、データ授受要
求信号がマスターCPUから出力されておれば、コント
ローラ側のCPUは命令コードが何であるかをジャッジ
する。
以上説明したように、本発明のコントロール装置によK
ば、時刻関係の管理をスレーブ・コントローラに取シ榛
む事によって、マスターCPUのプログラム作成時の負
担を軽減でき、時刻表示の際のチラッキを未然に防止で
きる0
【図面の簡単な説明】
第1図は本発明のコントローラ装置に係わるシステム・
ブロック図、第2図は同コントロール装置の動作を説明
するためのフローチャートを表わす0 図中、1:マスター〇PUを含む装置 101:マスターCPU  2二コントロール装置20
1:水晶振動子 202:クロック・ジェネレータ 2
03:分周器 204:OP″U2O5:現時刻メモリ
 206:アラーム時刻メモリ207:プログラムメモ
リー 208=キ一人力部 209:表示部 代理人 弁理士 福 士 愛 彦

Claims (1)

  1. 【特許請求の範囲】 1、マスターCPUとの情報の授受に従って表示及びキ
    ー人力が制御されるコントロール装置(以下、スレーブ
    ・コントローラという0)に於て、。 上記スレーブコントローフ K 、上記マスI’ −C
    PUからの時刻制御命令信号を受信する。のみで、爾後
    マスターCPU−とけ無関係に計時及び時刻表示を実行
    する時計回路を具備させたことを特徴とするコントロー
    ル装置0
JP56146835A 1981-09-16 1981-09-16 コントロ−ル装置 Pending JPS5848167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56146835A JPS5848167A (ja) 1981-09-16 1981-09-16 コントロ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56146835A JPS5848167A (ja) 1981-09-16 1981-09-16 コントロ−ル装置

Publications (1)

Publication Number Publication Date
JPS5848167A true JPS5848167A (ja) 1983-03-22

Family

ID=15416594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56146835A Pending JPS5848167A (ja) 1981-09-16 1981-09-16 コントロ−ル装置

Country Status (1)

Country Link
JP (1) JPS5848167A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250110A (ja) * 1988-08-19 1990-10-05 Motorola Inc チャンネル間の通信機能を有する専用サービス・プロセッサ
JPH02252009A (ja) * 1988-08-19 1990-10-09 Motorola Inc 複数のチャンネル・タイマ・システムに使用するタイマ・チャンネル
JPH02252010A (ja) * 1988-08-19 1990-10-09 Motorola Inc マッチ認識特性を持つタイマ・チャンネル
JPH02252008A (ja) * 1988-08-19 1990-10-09 Motorola Inc マイクロプロセッサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121545A (en) * 1977-03-31 1978-10-24 Fujitsu Ltd Data processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121545A (en) * 1977-03-31 1978-10-24 Fujitsu Ltd Data processor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250110A (ja) * 1988-08-19 1990-10-05 Motorola Inc チャンネル間の通信機能を有する専用サービス・プロセッサ
JPH02252009A (ja) * 1988-08-19 1990-10-09 Motorola Inc 複数のチャンネル・タイマ・システムに使用するタイマ・チャンネル
JPH02252010A (ja) * 1988-08-19 1990-10-09 Motorola Inc マッチ認識特性を持つタイマ・チャンネル
JPH02252008A (ja) * 1988-08-19 1990-10-09 Motorola Inc マイクロプロセッサ

Similar Documents

Publication Publication Date Title
KR920002754B1 (ko) 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템
US5361392A (en) Digital computing system with low power mode and special bus cycle therefor
JP2762670B2 (ja) データ処理装置
JPS5848167A (ja) コントロ−ル装置
EP0247605B1 (en) System management apparatus for a multiprocessor system
US7536580B2 (en) System and method for generating timer output corresponding to timer request from plurality of processes
JPH11344584A (ja) スケジュールアラーム処理装置
JP2725419B2 (ja) 計数回路
JPS6336462Y2 (ja)
JPH0710465Y2 (ja) 電子式キャッシュレジスタ
JPH0634123B2 (ja) 複写機の制御装置
JPS6025625Y2 (ja) 日付デ−タ供給装置
JP2713810B2 (ja) 電子式キャッシュレジスタ
JPS5920366U (ja) 取引操作装置
JPH03296900A (ja) 道路交通情報提供装置
JPH0726761Y2 (ja) データ記憶装置
JPH0726760Y2 (ja) アラーム時刻データ記憶装置
JPS5926311Y2 (ja) 電子式時計
JP2513600Y2 (ja) デ―タバンク装置
JPS5914848Y2 (ja) Pos端末装置
JP2523210Y2 (ja) 電子式キャッシュレジスタ
JP3478609B2 (ja) 調時システム
JPH01100564A (ja) 複写機の動作制御装置
JPS5958576A (ja) 計算機装置
JPH0648300B2 (ja) 電子時計