JPS5926311Y2 - 電子式時計 - Google Patents

Description

【考案の詳細な説明】 本考案は電子式時計に係り、特にその０秒修正機能の改
良に関するものである。

従来の０秒修正機能は、その切捨てと桁上げの境界値と
して２９／３０または３０／３１をとっている。

しかし、これらは切捨てと桁上げの判断を行なうのに専
用のジャッジ回路が必要であった。

本考案は、このジャッジ回路を、日から月への桁上げを
判断する回路を兼用することにより、回路数を軽減する
ことを目的とするものである。

第１図は従来の構成例を示すブロック図である。

１は水晶発振子、２は発振・分周回路でここがら精度の
高い１秒信号Ｓを得ている。

３〜７は秒、分、時、日、月の各計時カウンタ、８はこ
れら各計時カウンタの計時出力を入力して表示する表示
回路である。

秒、分カウンタ３，４は６０進カウンタ、時、田月カウ
ンタ５． ６． ７は通常の２桁のＢＣＤカウンタまた
は６０進カウンタで構成されている。

９は時カウンタ５が２４（または１２）になったとき桁
上げ動作させるためのジャッジ回路であり、同様に、１
０は日カウンタ６に対応して３１で桁上げ動作させるジ
ャッジ回路、１１は月カウンタ７に対応して１２で桁上
げ動作させるジャッジ回路である。

１２は０秒修正のためのジャッジ回路、１３はこのジャ
ッジ回路１２の出力側に挿入されたゲート回路で、ゲー
ト回路１３には０秒修正の指示操作で発生するＯ秒修正
指示信号Ａが入力されている。

０秒修正の指示操作したときゲート回路１３が開き、ジ
ャッジ回路１２の出力に従って０秒修正される。

ジャッジ回路１２が２９（または３０）以下を判断して
いれば秒カウンタ３のリセットだけであり（切捨）、３
０（または３１）以上を判断していれば秒カウンタ３を
リセットするとともに分カウンタ４に１を加算していわ
ゆる桁上げ動作を行なう。

以上のように従来のものでは、０秒修正に専用のジャッ
ジ回路１２が必要である。

第２図は本考案の一実施例を示す要部ブロック図で、図
示するように、日カウンタ６に対応するジャッジ回路１
０にゲート回路１４．１５．１６を附加して構成される
。

なお、第２図において、第１図と同一機能を有するもの
は同一符号を附して示している。

ゲ゛−ト回路１４．１５はジャッジ回路１０の入力を選
択し、ゲート回路１６はジャッジ回路１０の出力を選択
するものであって、それぞれＯ秒修正指示信号Ａにより
制御される。

０秒修正指示信号Ａが入力されていないとき、各ゲーＩ
・回路１４．１５．１６は、日カウンタ６の計時出力を
入力し、また桁」二げ信号を日カウンタ６及び゛月カウ
ンタ７へ出力し、通常の日のジャッジ回路として動作す
る。

０秒修正指示信号Ａが入力されたときは、秒カウンタ３
の計時出力を入力するとともに桁上げ信号を秒カウンタ
４及び分カウンタ５に出力する。

この場合、ジャッジ回路１０は３１になったかどうか判
断しているので切捨てと桁上げの境界値は３１／３２で
ある。

このように本考案は、０秒修正時の切捨てと桁上げの境
界値の判断を、日カウンタに対応して設けられた桁上げ
制御のためのジャッジ回路を兼用して行なうように構成
したものであり、０秒修正専用のジャッジ回路が不要で
回路数の軽減化を計ることができ、更にこれらをＬＳＩ
で実現する場合にはチップサイズの縮少にもなり、コス
トダウンにつながり非常に有用である。

【図面の簡単な説明】

第１図は従来例を示すブロック図、第２図は本考案の一
実施例を示す要部ブロック図である。 ３・・・・・・秒カウンタ、４・・・・・・分カウンタ
、５・・・・・・時カウンタ、６・・・・・・日カウン
タ、７・・・・・・月カウンタ、１０・・・・・・ジャ
ッジ回路、１４．１５．１６・・・・・・ゲート回路、
Ａ・・・・・・０秒修正指示信号。

Claims (1)

1. 【実用新案登録請求の範囲】 時間情報と日付情報の表示機能と、０秒修正指示が威さ
   れたときの秒カウンタの内容に応じて、秒カウンタのリ
   セット又は秒カウンタのリセット及び分カウンタの桁上
   げを行なう０秒修正機能を有する電子時計に於て、 ０秒修正指示が威されたとき、日カウンタの出力に替え
   て秒カウンタの出力を該日カウンタに対応して設けられ
   た桁上げ制御用のジャッジ手段に供給し、且該ジャッジ
   手段の出力を０秒修正信号として前記秒、分カウンタへ
   導くゲート手段を設け、 前記日カウンタ用のジャッジ手段を０秒修正用のジャッ
   ジ手段に兼用して成ることを特徴とする電子式時計。