KR950001495A - 디램(dram) 접근 제어회로 - Google Patents
디램(dram) 접근 제어회로 Download PDFInfo
- Publication number
- KR950001495A KR950001495A KR1019930011268A KR930011268A KR950001495A KR 950001495 A KR950001495 A KR 950001495A KR 1019930011268 A KR1019930011268 A KR 1019930011268A KR 930011268 A KR930011268 A KR 930011268A KR 950001495 A KR950001495 A KR 950001495A
- Authority
- KR
- South Korea
- Prior art keywords
- dram
- access
- time
- control circuit
- access control
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 디램(DRAM) 접근 제어회로에 관한 것으로, 특히 디램이 뱅크(Bank)로 구성되고 마이크로프로세서의 리드(Read), 라이트(Write) 주기 시간이 디램의 접근 시간보다 짧은 경우 마이크로프로세서의 기다리는 기간을 최대로 줄이는데 적당하도록 한 것이다.
종래의 기술은 기다리는 시간을 마이크로 프로세서의 모든 디램 접근주기에 일정하게 포함시킴으로써 다음 명령 주기가 디램이 아니더라도 일방적으로 기다리는 시간이 포함되고 디램이 뱅크로 구성되어 있어서 다음 주기에서 다른 뱅크에 접근하고자 하더라도 마이크로 프로세서는 일정한 기다림 시간을 가지도록 되어 있어서 시스템 성능을 저하시키는 문제점으로 남아 있었다.
따라서 본 발명은 디램의 접근 시간중에서 디램의 프리차아지 시간을 적절히 이용함으로써보다 빠른 마이크로프로세서의 디램 접근을 하도록하여 시스템의 선능을 높이도록 한 디램 접근 제어회로를 구성한 것임.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 디램 접근 제어회로 블럭도, 제4도는 제3도의 동작 타이밍도이다.
Claims (1)
- 디램 프리차아지 시간 시작과 동시에 마이크로 프로세서(1)의 중앙처리장치에 레디(R-dy) 신호를 띄워주고 디램(4)의 프리차아지 시간(T1)을 보장하기 위해 프리차아지기간을 비지(Busy) 신호로서 나타내게 한 디램제어부(20)를 포함한 것을 특징으로 하는 디램(DRAM) 접근 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011268A KR950001495A (ko) | 1993-06-19 | 1993-06-19 | 디램(dram) 접근 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011268A KR950001495A (ko) | 1993-06-19 | 1993-06-19 | 디램(dram) 접근 제어회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950001495A true KR950001495A (ko) | 1995-01-03 |
Family
ID=67134600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011268A KR950001495A (ko) | 1993-06-19 | 1993-06-19 | 디램(dram) 접근 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950001495A (ko) |
-
1993
- 1993-06-19 KR KR1019930011268A patent/KR950001495A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006549B1 (ko) | 데이타 처리 시스템 | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR900015008A (ko) | 데이터 프로세서 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
| KR950001495A (ko) | 디램(dram) 접근 제어회로 | |
| KR940006014A (ko) | 비교기를 갖는 타이머 회로 | |
| KR900015014A (ko) | 데이타 프로세서 | |
| KR900018791A (ko) | 최소 리셋 타임 유지 회로 | |
| KR910014812A (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| KR100274200B1 (ko) | 두얼포트램의데이터액세스장치 | |
| KR950015104A (ko) | 버스 감시기를 이용한 불가분 싸이클 지원방법 | |
| KR960016690A (ko) | 1칩화상처리용디바이스 | |
| KR970076252A (ko) | 마이크로컴퓨터 | |
| KR960038643A (ko) | 듀얼프로세서간 인터페이스 장치 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| KR970059915A (ko) | 마이크로프로세서의 인터럽트 처리장치 | |
| KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 | |
| SU1182532A1 (ru) | Устройство для синхронизации обращения к памяти | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
| KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR940001160A (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
| JPH01113875A (ja) | 画像入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |