JPS6354655A - バスタイミング制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバスタイミング制御回路に関し、特にリカバリ
タイムの大きい周辺ＬＳＩや、入出力装置を制御する場
合に好適なバスタイミング制御回路に関する。

〔従来の技術〕

高速化されたマイクロプロセッサにより、従来の低速な
入出力制御装置や周辺ＬＳＩを制御する場合、例えば、
ｒ８０２８６ハンドブツク」（アスキー出版局発行）３
０９頁に論じられている如く、ソフトウェアを変更し、
ダミー命令の挿入によって、同一人出力制御装置や周辺
ＬＳＩに対して連続発行されるコマンドの最低時間間隔
を保障することが一般的である。

また、インテル社のｒ　ｉ　Ａ　Ｐ　Ｘ２８６ハードウ
エアリフアレンス・マニュアル」５２頁、１１８頁には
、これとは別に、特定の周辺装置に対するコマンドのタ
イミングを変更する方式が紹介されている。

〔発明が解決しようとする問題点〕

しかし、上述の入出力コマンドの間にダミーコマンドを
挿入する方式では、既存のラフ１〜ウエアをそのまま適
用できなくなるという問題がある６また。ソフトウェア
による対策が、万−漏れた場合でも、常に誤動作すると
いう訳ではないので。

その発見が困難であるという問題もある。

一方、上述の特定の周辺装置に対するコマンドのタイミ
ングを変更する方式は、命令毎に必らずタイミング変更
を行うので、コマンドが連続しない場合には効率が低下
するという問題がある。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のバスタイミング制御方式における
上述の如き問題をｍ消し、ソフトウェアによる対策でな
く、入出力コマンドの連続発行タイミングに制限を有す
る入出力制御装置や周辺ＬＳＩを制御可能とするバスタ
イミング制御回路を提供することしこある。

〔問題点を解決するための手段〕

本発明の上記目的は、マイクロコンピュータによって入
出力制御装置等を制御するシステムにおいて、前記マイ
クロコンピュータが発行する入出力コマンドの発行時間
間隔を監視する手段と、該手段による監視の結果、前記
マイクロコンピュータから前記入出力制御装置に対して
発行されるコマンドの時間間隔が規定値以下であること
を発見した場合、前記コマンドの時間間隔が規定値を満
足するように、コマンドの実行タイミングを制御する手
段とを設けたことを特徴とするバスタイミング制御回路
によって達成される。

〔作用〕

本発明においては、マイクロコンピュータが入出力制御
装置や周辺ＬＳＩに対して発行する入出力制御信号を監
視し、該入出力制御信号の時間間隔が当該入出力制御装
置のリカバリタイムより短い場合は、コマンドサイクル
延長部および入出力タイミング制御部を制御して、コマ
ンドの実行時間を延長することによって、必要なリカバ
リタイムを確保するようにするものである。

〔実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の一実施例であるバスタイミング制御回
路を有するシステム構成図である。図において、１はマ
イクロコンピュータ（以下、ｒｃｐＵ」という）、２は
バスタイミング制御回路、３は入出力制御装置を示して
いる。

上記バスタイミング制御回路２は、コマンド監視部２１
および入出力タイミング発生部２２によって構成されて
いる。また、上記入出力タイミング発生部２２は、コマ
ンドサイクル延長部２２ａおよび入出力制御部２２ｂに
よって構成されている。

コマンド監視部２１は、ＣＰＵＩが出力する入出力制御
信号（１）を監視しており、入出力制御装置３に対する
アクセスを検出すると、コマンドサイクル延長部２２ａ
に対して、サイクル延長信号を出力する機能を有するも
のである。

すなわち、コマンド監視部２１は、上記アクセスについ
て、前回検出したときから今回検出するまでの時間間隔
を監視しており、それが規定のリカバリタイム以下であ
った場合、コマンドサイクル延長部２２ａおよび入出力
制御部２２ｂに対して、リカバリタイミング起動信号を
発行する。

これによって、コマンドサイクル延長部２２ａはコマン
ド監視部２１が発行するサイクル延長信号に従って、Ｃ
ＰＵＩに対してサイクル延長要求信号を発行し、実行中
のコマンドサイクルを延長するとともに、入出力制御装
置３に対して発行する入出力制御信号（２）の立上りを
遅らせることによって、当該入出力制御装置に発行する
入出力制御信号の時間間隔を確保する。

以上の動作を第２図によって説明する。

第２図において、Ｔよ、Ｔ２は、それぞれ入出力制御装
置３に対して発行される入出力コマンドサイクルで、そ
れぞれ、周期Ｔのサブサイクルｔｏ。

１１＋・・・・によって構成される。

入出力制御装置３はアドレス信号の内容によって指定さ
れる。ＣＰＵＩは、それぞれ　ｔ工のタイミングで入出
力制御信号（１）を出力する。

今、入出力制御装置３のリカバリタイムは４クロツク（
ＴＸ４）以上必要とする場合を考える。

すなわち、Ｔ□のｔエタイミングで入出力制御信号（１
）が入出力制御装置に対して発行され、Ｔ２の　ｔ１タ
イミングで再び、同一装置に対して入出力制御信号（１
）が発行されると、コマンドサイクル延長部２２ａによ
って、ＣＰＵＩに対して、サイクル延長要求信号を発行
し、Ｔ２のサイクルを延長するとともに、入出力制御部
２２ｂによって、入出力制御信号の立上りを３クロック
分遅らせることによって、最低リカバリタイムを確保す
る。

上記実施例によれば、ハードウェア的に、入出力制御装
置に対して発行されるコマンドの最低時間間隔を監視し
、これを確保するようにして、マイクロコンピュータが
高速化されても、ソフトウェアに負担をかけることなく
、従来の入出力制御装置や周辺ＬＳＩを制御することが
できるという効果が得られる。

第３図は、本発明の他の実施例であるバスタイミング制
御回路を有するシステム構成図である。

図において、記号１はＣＰＵ、２Ａは本実施例の特徴で
あるバスタイミング制御回路、３Ａ、３Ｂは入出力制御
装置を示している。

ここで、上記入出力制御装置３Ａと３Ｂとは、入出力制
御装置３Ｂが４クロック以上のリカバリタイムを必要と
するのに対し、入出力制御装置３Ａは特に必要としない
点にあるものとする。

上記バスタイミング制御回路２Ａは、コマンド監視部２
１Ａおよび入出力タイミング発生部２２によって構成さ
れている。また、上記コマンド監視部２１Ａは、アドレ
ス識別部２１ａおよびアクセス時間監視部２１ｂによっ
て構成されている。上記入出力タイミング発生部２２は
、先の実施例に示したと同様に、コマンドサイクル延長
部２２ａおよび入出力制御部２２ｂによって構成されて
いる。

上記アドレス識別部２１ａは、ＣＰＵＩから発行された
入出力制御信号（１）が、どの入出力制御装置に対して
発行されたものであるかを識別する機能を有するもので
あり、アクセス時間監視部２１ｂは、いずれかの入出力
制御装置に対して発行された入出力制御信号（１）の時
間間隔を監視する機能を有するものである。

ＣＰＵＩが出力するアドレスおよび入出力制御信号（１
）は、アドレス識別部２１ａで監視され、リカバリタイ
ムの必要な入出力制御装置に対するアクセスが検出され
ると、コマンドサイクル延長部２２ａに対してサイクル
延長信号を、アクセス時間監視部２１ｂに対して検出信
号を出力する。

アクセス時間監視部２１ｂでは、前回検出した時点から
今回検出するまでの時間間隔を監視しており、それが規
定のリカバリタイム以下であった場合、コマンドサイク
ル延長部２２ａおよび入出力制御部２２ｂに対して、リ
カバリタイミング起動信号を発行する。

これにより、コマンドサイクル延長部２２ａはアドレス
識別部２１ａが発行するサイクル延長信号に従って、Ｃ
ＰＵＩに対してサイクル延長要求信号を発行し、実行中
のコマンドサイクルを延長するとともに、指定される入
出力制御装置に対して発行する入出力制御信号（２）の
立上りを、必要により遅らせることによって、当該入出
力制御装置に発行する入出力制御信号の時間間隔を確保
する。

以上の動作を第４図によって説明する。

第４図において、Ｔ工、Ｔ、、Ｔ３は、それぞれ入出力
制御部［３Ａ、３Ｂ、３Ｂに対して発行される入出力コ
マンドサイクルで、それぞれ、周期Ｔのサブサイクルｔ
。１１１＋・・・・によって構成されろ。

前述の如く、入出力制御装置３Ａまたは３Ｂはアドレス
信号の内容によって指定される。ＣＰＵ１は、それぞれ
　ｔ□のタイミングで入出力制御信号（１）を出力する
。

前述の如く、ここでは、入出力制御装置３Ａのリカバリ
タイムのみが４タロツク（ＴＸ４）以上必要である場合
を考える。

すなわち、Ｔ２のｔエタイミングで入出力制御信号（１
）が入出力制御装置３Ｂに対して発行され、Ｔ、のｔエ
タイミングで再び、同一装置に対して入出力制御信号（
１）が発行されると、コマンドサイクル延長部２２ａに
よって、ＣＰＵＩに対して、サイクル延長要求信号を発
行し、Ｔ３　のサイクルを延長するとともに、入出力制
御部２２ｂによって、入出力制御信号の立上りを３クロ
ック分遅らせることによって、最低リカバリタイムを確
保する。

上記実施例によれば、予め指定した入出力装置について
のみ、ハードウェア的に、入出力制御装置に対して発行
されるコマンドの最低時間開隔を監視し、これを確保す
るようにして、マイクロコンピュータが高速化されても
、ソフトウェアに負担をかけることなく、従来の入出力
制御装置や周辺ＬＳＩを制御することができるという効
果が得られる。

なお、上記実施例に示した各構成要素の一部または全部
を、マイクロプログラムによって実現することも可能で
あることは言うまでもない。

〔発明の効果〕

以上述べた如く、本発明によれば、マイクロコンピュー
タによって入出力制御装置等を制御するシステムにおい
て、前記マイクロコンピュータが発行する入出力コマン
ドの発行時間間隔を監視する手段と、該手段による監視
の結果、前記マイクロコンピュータから前記入出力制御
装置に対して発行されるコマンドの時間間隔が規定値以
下であることを発見した場合、前記コマンドの時間間隔
が規定値を満足するように、コマンドの実行タイミング
を制御する手段とを設けたので、ソフトウェアによる対
策でなく、入出力コマンドの連続発行タイミングに制限
を有する入出力制御装置や周辺ＬＳＩを制御可能とする
バスタイミング制御回路を実現できるという顕著な効果
を奏するものである。

【図面の簡単な説明】

第１図は本発明の一実施例であるバスタイミング制御回
路を有するシステム構成図、第２図はその動作を説明す
るタイムチャート、第３図は本発明の他の実施例を示す
システム構成図、第４図はその動作を説明するタイムチ
ャートである。 １：ＣＰＵ、２，２Ａ：バスタイミング制御回路、３．
３Ａ、３Ｂ：入出力制御装置、２１．２ＬＡ＝コマンド
監視部、２１ａニアドレス識別部、２１ｂ：アクセス時
間監視部、２２：入出力タイミング発生部、２２ａ：コ
マンドサイクル延長部、２２ｂ＝入出力制御部。 特許出願人　株式会社日立製作所 第１図 第　　　　　２　　　　　図 第牛図

Claims (1)

【特許請求の範囲】
1. １、マイクロコンピュータによって入出力制御装置等を
   制御するシステムにおいて、前記マイクロコンピュータ
   が発行する入出力コマンドの発行時間間隔を監視する手
   段と、該手段による監視の結果、前記マイクロコンピュ
   ータから前記入出力制御装置に対して発行されるコマン
   ドの時間間隔が規定値以下であることを発見した場合、
   前記コマンドの時間間隔が規定値を満足するように、コ
   マンドの実行タイミングを制御する手段とを設けたこと
   を特徴とするバスタイミング制御回路。