JPH0778777B2 - ディジタルコンピュータとメモリの通信方法および通信システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般にメモリシステム
に関し、特に、メモリシステムに照会する方法および装
置に関する。

【０００２】

【従来の技術】外部メモリシステムは、ディジタルコン
ピュータからの指令に応答して、その指令の実行を試み
るかまたは完了した後に、ステータスコードを返すこと
が知られている。このステータスコードは、指令が適正
に実行されたか否かを示すものである。もし否なら、こ
のステータスコードは、どんな種類のエラーが発生した
かを記述する。他の外部メモリシステムは、ステータス
コードの連続ストリームを規則的な間隔で提供すること
が知られている。これらのステータスコードは、外部メ
モリシステムの現動作状態についての情報を含んでい
る。もしステータスコードが、所定の時間後に受信され
なかったならば、ディジタルコンピュータはメモリシス
テムを再ブートして、実行されなかった命令を再実行す
る。

【０００３】

【課題を解決するための手段】本発明は、ディジタルコ
ンピュータが、そのコンピュータに接続されたメモリと
通信する方法であって、メモリに実行指令を送出するス
テップと、このメモリに指令の実行ステータスについて
照会するステップとを含む方法を提供する。本発明は、
また、ディジタルコンピュータが、コンピュータに接続
されたメモリと通信する方法であって、メモリに照会を
送出するステップと、このメモリが照会に応答するため
の時間長を設定するステップとを含む方法を提供する。

【０００４】本発明は、指令を実行する手段を有するメ
モリと、このメモリに接続され、それぞれが、メモリに
実行指令を送出する手段と、この指令の実行ステータス
に対してメモリに照会を送出する手段とを含む少なくと
も１つのディジタルコンピュータとを備えたコンピュー
タシステムを提供する。本発明は、また、指令を実行す
る手段を有するメモリと、メモリに接続された少なくと
も１つのディジタルコンピュータとを備え、各コンピュ
ータが、前記メモリに照会を送出する手段と、この送出
手段に接続され、前記メモリが照会に応答するための時
間長を設定する少なくとも１つのクロックとを有するコ
ンピュータシステムを提供する。

【０００５】本発明は、指令を実行する手段を有するメ
モリと、このメモリに接続され、メモリに実行指令を送
り、指令の実行ステータスのメモリへの照会を送出する
手段とを有するコンピュータシステムを提供する。本発
明は、また、指令を実行する手段を有するメモリと、こ
のメモリに接続され、照会を前記メモリに送出する手段
と、前記送出手段に接続され、前記メモリが前記照会に
応答するための時間長を設定する少なくとも１つのクロ
ックとを備えるコンピュータシステムを提供する。

【０００６】

【実施例】外部メモリは複数のディジタルコンピュータ
で共有されることが多い。その結果、メモリシステムが
所定の命令を実行するのに必要な時間長を予想するのは
難しい。本発明は、各コンピュータが、外部メモリが実
行されるように予め送られてくる命令を待つ必要なしに
適正に機能しているか否かを判定する方法を提供する。

【０００７】図１は、ディジタルコンピュータ１０５と
外部メモリシステム２００とを含むコンピュータシステ
ム１００のブロック図である。このディジタルコンピュ
ータは、入力装置（１つまたは複数）１２０と、出力装
置（１つまたは複数）１３０と、内部メモリ１４０と、
クロック１５０とに接続されるメインプロセッサ１１０
とを含んでいる。この入力装置１２０は、キーボード，
マウス，タブレット，その他の種類の入力装置を有する
ことができる。出力装置１３０はテキストモニタ，プロ
ッタ，その他の種類の出力装置を有することができる。
メインプロセッサは内部メモリ１４０に記憶されていな
いデータを含む外部メモリシステム２００にも接続され
る。内部メモリ１４０は、メインプロセッサ１１０と外
部メモリシステム２００との間の通信を容易にするメイ
ルボックス１４２を含んでいる。この内部メモリは、メ
インプロセッサから外部メモリシステムへの未解決指令
のリストを含む指令マップ１４４も含んでいる。

【０００８】図２は、図１に示した好ましい内部メモリ
１４０の詳細ブロック図である。内部メモリはメイルボ
ックス１４２を含んでいる。好ましい実施例では、メイ
ルボックス１４２は３２バイトのメイルボックスを１２
８個含み、それぞれはリンクされたリストによって結合
されている。メインプロセッサが外部メモリシステムへ
の指令を生成するとき、メインプロセッサは、１組のメ
イルボックスを内部メモリに、外部メモリシステムによ
って実行されるべき命令毎に１個のメイルボックスを生
成する。メイルボックスのより詳細な説明は図３に示さ
れる。内部メモリ１４０は指令マップ１４４も含んでい
る。このメインプロセッサがメイルボックスを、外部メ
モリシステムによる実行のために生成するときは常に、
その指令への参照は現指令マップ１４４Ａに置かれる。
所定の時間の後、例えば好ましい実施例では１分の後、
現命令マップは旧命令マップ１４４Ｂに複写される。メ
インプロセッサが外部メモリシステムによって実行され
た指令の結果を受取ると、現指令マップおよび旧指令マ
ップの双方における指令への参照は削除される。その結
果、この現指令マップは、外部メモリシステムによって
実行されるべき指令のリストを含み、そのリストはどん
な時でも、外部メモリシステム中でアクティブである。
さらに、旧指令マップは、外部メモリシステムが実行す
るべき命令のリストを含み、そのリストは現指令マップ
の最後のコピーでアクティブであった。

【０００９】図３は、好ましい実施例においてメイルボ
ックス１４２に含まれるメイルボックス３００の詳細を
示している。このメイルボックスの最初の４バイトは、
外部メモリシステムによってオープンされるべき次のメ
イルボックスを指示するポインタ３０５である。メイル
ボックスの５番目のバイトは、この外部メモリシステム
によって実行されるべき命令の演算コードである。もし
この命令コードが８０（１６進数）より大きいならば、
外部メモリシステムは、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏ
ｒｙ Ａｃｃｅｓｓ）アドレス３３０およびＤＭＡ３３
５を使用してＤＭＡ機構をセットアップし、下記のＳＣ
ＳＩ（Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙｓｔｅｍ Ｉ
ｎｔｅｒｆａｃｅ）指令記述ブロック処理する。もし命
令コードが８０（１６進数）より小さいならば、メイル
ボックスの残りの部分は、指令を実行するために、特定
の命令コードに関連して見出されなければならない。タ
グ３１５はメイルボックスの番号（１〜１２７）であ
る。メイルボックスの７番目のバイトのアドレス３２０
は、直接アクセス記憶装置（ＤＡＳＤ：Ｄｉｒｅｃｔ
Ａｃｃｅｓｓ Ｓｔｏｒａｇｅ Ｄｅｖｉｃｅ）、また
はコントローラ、または命令を実行するべき外部メモリ
システム内のテープ・ドライブのような他の装置のアド
レスである。キュー制御３２５は命令コード３１０で与
えられた指令に優先順位を与える。好ましい実施例で
は、優先順位は“なし”（優先度は与えられない）、
“番号順”（受け取った順に優先順位を与える）、また
は“最高”（最高の優先度を与える）である。ＤＭＡア
ドレス３３０、およびバイトにおけるＤＭＡ長３３５
は、命令コード３１０で与えられる指令によって作動さ
れるべきデータのＤＭＡアドレスとＤＭＡ長を与える。
ＳＣＳＩ指令記述ブロック３４０は、小型コンピュータ
・システム・インターフェース（ＳＣＳＩ）規格によっ
て規定された１２バイトの標準指令である。未使用ブロ
ック３４５は好ましい実施例を将来発展させるために取
っておかれる。

【００１０】図４および図５は、種々の外部メモリシス
テムとの組合せによるディジタルコンピュータの種々の
構成を示す。図４は、外部メモリシステム４０５に接続
された２つのディジタルコンピュータ３８０，３９０を
含むコンピュータシステム４００を示す。この外部メモ
リシステムは、それぞれのディジタルコンピュータの各
々に内部アダプタ４１０Ａ，４１０Ｂを含んでいる。外
部メモリシステムはまた、内部アダプタのそれぞれに接
続されたコントローラ４２０，４３０も含んでいる。さ
らに、ＤＡＳＤ装置４４０，４５０は、それぞれコント
ローラ４２０，４３０に接続される。このコントローラ
は直列コネクタ４６０および直列伝送線４６５に接続さ
れる。内部アダプタは、マイクロプロセッサ４１２Ａ，
４１２Ｂと、完了レジスタ（ＣＲ：Ｃｏｍｐｌｅｔｉｏ
ｎ Ｒｅｇｉｓｔｅｒ）４１４Ａ，４１４Ｂと、警報レ
ジスタ（ＡＲ：Ａｌａｒｍ Ｒｅｇｉｓｔｅｒ）４１６
Ａ，４１６Ｂと、最終タグレジスタ（ＬＴＲ：Ｌａｓｔ
Ｔａｇ Ｒｅｇｉｓｔｅｒ）４１８Ａ，４１８Ｂとを
含んでいる。完了レジスタおよび警報レジスタは、４バ
イトのレジスタで、指令の完了に関係のあるステータス
を、アダプタからディジタルコンピュータへ転送するの
に使用される。他の実施例では、内部メモリのメイルボ
ックスにステータスコードを置く。しかしながら、好ま
しい実施例では、内部メモリに書き込む場合に存在する
キャッシュ問題を避けるために、このステータスをアダ
プタに置く。アダプタが完了レジスタに書込みをする
と、適切なディジタルコンピュータが割り込まれる。次
に、完了レジスタは、割り込まれたディジタルコンピュ
ータによって読み出されるべき１〜４個のメイルボック
スタグまたは特別コードを含んでいる。もしメイルボッ
クスタグが存在するならば、その指令はエラーなしで完
了する。もし特別コードが存在するならば、システムは
警報レジスタを読み出し、メイルボックスタグとエラー
の詳細を検索する。コントローラ４２０，４３０はそれ
ぞれマイクロプロセッサ４２２，４３２と、ルックアヘ
ッド・バッファ４２４，４３４とを含んでいる。内部ア
ダプタ４１０Ａおよび４１０Ｂはそれぞれクロック４１
３Ａ，４１３Ｂを含む。

【００１１】この内部アダプタは、ディジタルコンピュ
ータとコントローラ間で、指令のトランスレータおよび
ディストリビュータとして機能し、これらの指令に応答
する。内部アダプタは他の機能、例えばエラー訂正機能
や、タイミング処理機能や、コントローラに対するリセ
ットおよび再スタート命令のような機能を処理する。コ
ントローラ４２０，４３０はＤＡＳＤ４４０，４５０の
それぞれの動作を制御する。さらに、このコントローラ
はデータ・エラー訂正を処理し、各ＤＡＳＤ毎に複数の
ルックアヘッド・バッファを保持する。ＤＡＳＤの１セ
クションが読み出されるときは常に、読み出されるＤＡ
ＳＤアドレスに続く１２８キロバイトも読み出され、ル
ックアヘッド・バッファに格納される。これは次の指令
が、ルックアヘッド・バッファに格納されたデータを含
むことを予期してのことである。

【００１２】図５は他のコンピュータ・システム５００
のブロック図で、外部メモリ５０５に接続された２つの
ディジタルコンピュータ４８０，４９０を含んでいる。
外部メモリシステムは共通アダプタ５１０を有してい
る。この共通アダプタはコントローラ５２０Ａ〜５２０
Ｄに接続されている。このコンピュータは直列コネクタ
５３０および直列通信線５３５によってこの共通アダプ
タに接続される。この共通アダプタはバス５４０によっ
てコントローラに接続される。この共通アダプタはマイ
クロプロセッサ５１２，クロック５１３，完了レジスタ
（ＣＲ）５１４，警報レジスタ（ＡＲ）５１６，および
最終タグレジスタ（ＬＴＲ）５１８を含んでいる。各レ
ジスタは多数のシステムを処理できるように、２以上の
サブレジスタに分割される。例えば、最終タグレジスタ
は少なくとも２つあり、一方はディジタルコンピュータ
４８０に対して、他方はディジタルコンピュータ４９０
に対してである。各コントローラはＤＡＳＤ装置５２５
Ａ〜５２５Ｄに密に接続されている。

【００１３】他のコンピュータ・システムは当業者に明
らかであろう。すなわち、内部アダプタまたは外部アダ
プタを有する他のディジタルコンピュータは、図示のコ
ントローラまたは他のコントローラに接続される。さら
に、各アダプタおよびコントローラは単一の装置に結合
されることができる。

【００１４】図６はメモリシステム指令を実行するコン
ピュータシステムのフローチャートである。第１のステ
ップ６０５で、ディジタルコンピュータ・プロセッサ
は，外部メモリシステムによって実行されるべき指令か
らメイルボックスを、内部メモリに形成する。好ましい
実施例では、このプロセッサは実行されるべき指令毎に
１個のメイルボックスを形成する。このプロセッサはま
た、指令マップで実行されるべき各メイルボックスも参
照する。一旦、このプロセッサがメイルボックスを形成
して指令マップを修正すると、このプロセッサは、ステ
ップ６１０でプログラムされた入出力（ＰＩＯ：Ｐｒｏ
ｇｒａｍｍｅｄ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）指令を使
用して、最終タグレジスタをアダプタに渡す。ＬＴＲ
は、プロセッサによって形成されたメイルボックスのリ
ンクされたリストの最終メイルボックスのタグ数であ
る。このアダプタはさらに、プロセッサからＬＴＲを受
取る。

【００１５】第３のステップ６１５で、アダプタはダイ
レクト・メモリ・アクセス（ＤＭＡ）指令を使用して内
部メモリにメイルボックスを読み出す。アダプタは予め
読み出されたメイルボックスに参照されたメイルボック
スを読み出す。このアダプタは、アダプタがＬＴＲと一
致するメイルボックスを読み出すまで、メイルボックス
のリンクされたリストを読み出し続ける。

【００１６】第４のステップ６２０で、アダプタは、も
しメイルボックスに与えられたメモリシステム指令を実
行する必要があるならば、指令からＤＭＡ機構をセット
アップする。

【００１７】第５のステップ６２５で、アダプタは、実
行のための適切なコントローラに、ＳＣＳＩ命令ブロッ
クを渡す。

【００１８】第６のステップ６３０で、コントローラは
アダプタから受け取った指令を待ち行列登録する。コン
トローラの待ち行列は、他のディジタルコンピュータか
らの命令を含むことができる。

【００１９】第７のステップ６３５で、コントローラ
は、アダプタにデータ転送機能を求めることによって実
行されるべき指令を開始する。

【００２０】第８のステップ６４０で、コントローラは
指令を実行し、内部メモリと適切なＤＡＳＤ間で必要な
データを受け渡しする。

【００２１】第９のステップ６４５で、コントローラ
は、命令の実行ステータスをアダプタに報告する。

【００２２】第１０のステップ６５０で、アダプタは命
令を無効にし、ステータスタグを命令レジスタに記入
し、もし必要なら警報レジスタに記入する。

【００２３】第１１のステップ６５５で、アダプタはデ
ィジタルコンピュータに割り込みをかける。

【００２４】第１２のステップ６６０で、ディジタルコ
ンピュータは、アダプタの完了レジスタを読み出し、も
し必要ならまた警報レジスタを読み出す。

【００２５】第１３のステップ６６５で、プロセッサは
指令マップおよび旧指令マップの双方で今実行したばか
りの指令に対する参照をクリアする。

【００２６】各期間が満了すると（好ましい実施例では
公称１分となっている）、プロセッサは全指令がタイミ
ングに基づいて実行されたか否かを判定する。もし否な
ら、エラーが発生したか否かを判定するために、照会が
適切な装置に発せられる。照会はステータス要求命令で
あり、装置のステータスまたは予め発行された指令を決
定するためのみ発せられる。図７は、ディジタルコンピ
ュータが予め発行された全指令がタイミングに基づいて
実行されたか否かを判定するフローチャートである。内
部メモリの旧指令マップにおける各アクティブなエント
リは、少なくとも１分間はアクティブである。各アクテ
ィブなエントリに対して、プロセッサは、その装置に対
して照会がまだ未解決か否かを判定する（ステップ７１
０）。もし否なら、適切な装置での照会はプロセッサに
よって発され（ステップ７２０）、内部メモリにおける
その装置への参照は照会未解決のマークを付けられる
（ステップ７３０）。これは、同じ装置に対する不必要
な多重照会を防止する。旧指令マップの全エントリがテ
ストされると（ステップ７４０）、現指令マップは次の
間隔への準備として、旧指令マップにコピーされる（ス
テップ７５０）。

【００２７】図８は好ましい実施例で、ディジタルコン
ピュータがメモリシステムに照会するフローチャートで
ある。第１のステップ８０５で、ディジタルコンピュー
タ・プロセッサはアダプタに照会を送り、タイマを時間
ｔにセットして起動する。通常、タイマはディジタルコ
ンピュータ・クロックと組み合わした内部メモリにカウ
ンタを有する。時間ｔは通常２秒である。

【００２８】第２のステップ８１０で、アダプタは照会
を受け取ってから、適切なコントローラ／ＤＡＳＤに照
会を送り、タイマを時間ｔ／２にセットして起動する。
好ましい実施例では、アダプタも、コントローラ／ＤＡ
ＳＤも、最優先の優先順位を与えられた指令を含む指令
より高次の優先順位を有する照会を処理する。

【００２９】第３のステップ８１５で、コントローラ／
ＤＡＳＤは、コントローラ／ＤＡＳＤのステータスを報
告するか、またはアダプタに照会されている命令のステ
ータスを報告する。ステータスには種々の種類がある。
コントローラ／ＤＡＳＤは、自分がある種類のエラーを
発生しているが、遅延に対して既知の理由なく適切に機
能していることを報告するか、あるいは遅延に対して既
知の理由が存在するが適切に機能していることを報告す
る。遅延に対する既知の理由は、コントローラ／ＤＡＳ
Ｄが接続されている他のディジタルコンピュータから高
い優先順位の指令およびエラー回復処理のような例外的
または不測の長時間操作を含んでいる。

【００３０】第４のステップ８２０で、アダプタはコン
トローラ／ＤＡＳＤのステータスを判定する。もしコン
トローラ／ＤＡＳＤが所定の時間内で応答しなければ、
アダプタはそのことをディジタルコンピュータに報告す
る。もしコントローラ／ＤＡＳＤが一定時間内にステー
タスを報告したならば、アダプタはそのステータスをデ
ィジタルコンピュータに報告する。

【００３１】もし遅延に対して有効な理由があれば、コ
ントローラはクリーンステータスで応答し、照会装置メ
イルボックスのタグは完了レジスタに記入される。どん
なエラーも含まれず、完了レジスタは４つのタグに同時
に開放することができるので、これは無エラー状態と通
信するための大変効率的な手段である。もし遅延に理由
がなければ、特別なコードが完了レジスタに記入され
て、エラー・ステータスが警報レジスタに記入される。
エラーを受取ると、システムは適切なコントローラ／Ｄ
ＡＳＤを再始動または非活動化する。

【００３２】第５のステップ８２５で、ディジタルコン
ピュータはアダプタと、コントローラ／ＤＡＳＤのステ
ータスを判定する。もしアダプタが所定の時間内に応答
しなかったなら、アダプタはエラーを発生しており、適
切な動作がとられる。アダプタからディジタルコンピュ
ータにステータスが報告されるならば、ディジタルコン
ピュータはステータスに適切に応答する。例えば、ディ
ジタルコンピュータは、アダプタ、または、コントロー
ラ／ＤＡＳＤが応答しなかったなら、ステータス照会を
再試行する。このディジタルコンピュータはまたアダプ
タ、または、コントローラ／ＤＡＳＤの使用を中断する
こともできる。さらに、ディジタルコンピュータは適切
なアダプタ、または、コントローラ／ＤＡＳＤを再ブー
トまたはクリア、および再スタートさせる。

【００３３】以上説明したように、本発明は、指令が不
測の長い時間遅れても、ディジタルコンピュータが内部
メモリの指令のステータスをチェックする効率的な方法
を提供する。この遅延は、回復動作のために、またはメ
モリシステムに接続された他のディジタルコンピュータ
からの散在される指令のために、予測できない。本発明
は、照会への応答が所定時間を超えるような場合の検出
に対する設備を含んでいる。本発明は、ディジタルコン
ピュータのタイミング・プロセスによる干渉なしに、サ
ブシステムレベルの外部メモリシステム指令の優先順位
を再順序付けする方法を提供する。さらに、本発明は、
外部メモリシステム指令毎にそれぞれタイマを始動する
必要がないために性能を向上する。

【００３４】本発明は特定の実施例を説明しているが、
当業者には他の実施例も可能なことは明らかである。例
えば、指令の実行ステータスは、アダプタによって内部
メモリのメイルボックスに格納されてもよい。

【図面の簡単な説明】

【図１】本発明の好ましい実施例を使用するディジタル
コンピュータのブロック図である。

【図２】図１に示した好ましい内部メモリのブロック図
である。

【図３】メイルボックスの詳細図である。

【図４】種々の外部メモリシステムと結合したディジタ
ルコンピュータの構成を示すブロック図である。

【図５】種々の外部メモリシステムと結合したディジタ
ルコンピュータの構成を示すブロック図である。

【図６】メモリシステム指令を実行するコンピュータシ
ステムのフローチャート図である。

【図７】全指令がタイミングに基づいて実行されたか否
かを判定するディジタルコンピュータのフローチャート
図である。

【図８】メモリシステムに照会するディジタルコンピュ
ータのフローチャート図である。

【符号の説明】

１００ コンピュータシステム １０５ ディジタルコンピュータ １１０ メインプロセッサ １２０ 入力装置 １３０ 出力装置 １５０ クロック ２００ 外部メモリシステム

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ウィリアム・アーウィン アメリカ合衆国 テキサス州 オースチン エル ドラドドライブ 9011 (56)参考文献 特開 昭62−89128（ＪＰ，Ａ)

Claims (10)

【特許請求の範囲】
1. 【請求項１】ディジタルコンピュータが前記コンピュー
   タに接続されたメモリと通信する方法において、 ａ）前記メモリに実行指令を送出するステップと、 ｂ）前記指令の送出後少なくとも所定の時間長の間に前
   記メモリが前記指令に対して応答したか否かを判定する
   ステップと、 ｃ）前記判定ステップに応答して、 前記メモリに前記指
   令の実行ステータスを照会するステップとからなるディ
   ジタルコンピュータとメモリの通信方法。
2. 【請求項２】前記メモリからの前記照会に対する応答を
   受信するステップをさらに含む請求項１記載のディジタ
   ルコンピュータとメモリの通信方法。
3. 【請求項３】メモリが前記照会に応じてから、少なくと
   も所定の時間長後に、前記メモリに次の照会を送出する
   ステップをさらに含む請求項１記載のディジタルコンピ
   ュータとメモリの通信方法。
4. 【請求項４】前記メモリが前記照会に応答するための時
   間長を設定し、該時間長後に、前記メモリが前記照会に
   応じたか否かを判定するステップをさらに含む、請求項
   １記載のディジタルコンピュータとメモリの通信方法。
5. 【請求項５】ディジタルコンピュータが前記ディジタル
   コンピュータに接続されたメモリと通信する方法におい
   て、 ａ）前記メモリに、以前に送出した指令の実行ステータ
   スに関する照会を送出するステップと、 ｂ）少なくとも所定の時間長の後に、前記メモリが前記
   照会に応じたか否かを判定するステップと、 ｃ）前記判定の後に、次の照会を前記メモリに送出 する
   ステップとからなる、ディジタルコンピュータとメモリ
   の通信方法。
6. 【請求項６】ａ）指令を実行する手段を含むメモリと、 ｂ）前記メモリに接続され、それぞれが、(i) 前記メモ
   リに実行指令を送出する手段と、(ii) 前記指令の送出
   後少なくとも所定の時間長の間に前記メモリが前記指令
   に対して応答したか否かを判定する手段と、(iii) 前記
   判定に応答して、前記指令の実行ステータスに関して前
   記メモリに照会を送出する手段とを含む少なくとも１つ
   のディジタルコンピュータとを備えた、通信システム。
7. 【請求項７】前記送出手段の少なくとも１つに接続さ
   れ、前記メモリが前記照会に応答するための前記時間長
   を設定する少なくとも１つのクロックを備えた請求項６
   記載のディジタルコンピュータとメモリの通信システ
   ム。
8. 【請求項８】前記送出手段の各々は、前記メモリが前の
   照会に応じてから、少なくとも所定の時間長の後に、次
   の照会を前記メモリに送出する手段を含む請求項６記載
   のディジタルコンピュータとメモリの通信システム。
9. 【請求項９】前記次の照会を送出する手段は、少なくと
   も所定の時間長の後に、前記メモリが前記照会に応答し
   たか否かを判定した後、次の照会を前記メモリに送出す
   る手段を含む請求項８記載のディジタルコンピュータと
   メモリの通信システム。
10. 【請求項１０】ａ）指令を実行する手段を含むメモリ
    と、 ｂ）前記メモリに接続された少なくとも１つのディジタ
    ルコンピュータとを備え、各ディジタルコンピュータ
    は、 ｉ）前記メモリに、以前に送出した指令の実行ステータ
    スに関する照会を送出する手段と、 ｉｉ）少なくとも所定の時間長の後に、前記メモリが前
    記照会に対して応答したか否かを判定する手段と、 ｉｉｉ）前記判定の後に、前記メモリに次の照会を送出
    する手段と を含むディジタルコンピュータとメモリの通
    信システム。