JPH02170254A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH02170254A JPH02170254A JP32499688A JP32499688A JPH02170254A JP H02170254 A JPH02170254 A JP H02170254A JP 32499688 A JP32499688 A JP 32499688A JP 32499688 A JP32499688 A JP 32499688A JP H02170254 A JPH02170254 A JP H02170254A
- Authority
- JP
- Japan
- Prior art keywords
- address line
- pkg
- logical address
- contents
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報処置に使用する周辺制御装置に関するも
のである。
のである。
従来の技術
従来、周辺側ｍ装置において、自ＰＫＧのチャネル番号
の設定は、自ＰＫＧの実装される位置によってではなく
、自ＰＫＧ内に有するスイッチでＰＫＧ実装時にあらか
じめ設定してから使用する方法が採用されていた。
の設定は、自ＰＫＧの実装される位置によってではなく
、自ＰＫＧ内に有するスイッチでＰＫＧ実装時にあらか
じめ設定してから使用する方法が採用されていた。
発明が解決しようとする課題
しかしながら、上述した従来の周辺制御装置の方法では
、ＰＫＧのチャネル番号の設定が人手によるスイッチ設
定により行われるために、スイッチの誤設定によりチャ
ネル番号がダブル危険性が鳥るという欠点があった。
、ＰＫＧのチャネル番号の設定が人手によるスイッチ設
定により行われるために、スイッチの誤設定によりチャ
ネル番号がダブル危険性が鳥るという欠点があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、スイッチの誤設定によりチャネル番号がダブ
ル危険性を除去することを可能とした新規な周辺制御装
置を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、スイッチの誤設定によりチャネル番号がダブ
ル危険性を除去することを可能とした新規な周辺制御装
置を提供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係る周辺制御装置は
、ＰＫＧを実装する位置により決定するＰＫＧの物理ア
ドレス線と、上記物理アドレス線を選択した時に出力さ
れる物理ストローブ信号と、ＰＫＧの論理アドレスを決
定する論理アドレス線と、上記論理アドレス線が選択さ
れた時に出力される論理ストローブ信号とを上記ＰＫＧ
に接続されるバス上に有し、上記物理アドレス線とそれ
に同期した上記物理ストローブ信号により自ＰＫＧがア
クセスされた事が認識された時に自ＰＫＧ内のＥＥＰＲ
ＯＭに上記論理アドレス線の内容を書込む手段と上記物
理アドレス線に同期した上記物理ストローブ信号が入力
されない時に、上記書込む手段により書込まれた上記Ｅ
ＥＰＲＯＭの内容を読出し上記論理ストローブ信号が入
力された時の上記論理ア１ｚレス線の値と比較する手段
と、上記比較する手段により上記ＥＥＰＲＯＭの内容と
上記論理アドレス線の値とが一致した時に上記バス上に
応答信号を返す手段と、上記比較する手段により上記Ｅ
ＥＰＲＯＭの内容と上記論理アドレス線の値とが不一致
の時に上記バスに対する応答を返さない手段とを備えて
構成される。
、ＰＫＧを実装する位置により決定するＰＫＧの物理ア
ドレス線と、上記物理アドレス線を選択した時に出力さ
れる物理ストローブ信号と、ＰＫＧの論理アドレスを決
定する論理アドレス線と、上記論理アドレス線が選択さ
れた時に出力される論理ストローブ信号とを上記ＰＫＧ
に接続されるバス上に有し、上記物理アドレス線とそれ
に同期した上記物理ストローブ信号により自ＰＫＧがア
クセスされた事が認識された時に自ＰＫＧ内のＥＥＰＲ
ＯＭに上記論理アドレス線の内容を書込む手段と上記物
理アドレス線に同期した上記物理ストローブ信号が入力
されない時に、上記書込む手段により書込まれた上記Ｅ
ＥＰＲＯＭの内容を読出し上記論理ストローブ信号が入
力された時の上記論理ア１ｚレス線の値と比較する手段
と、上記比較する手段により上記ＥＥＰＲＯＭの内容と
上記論理アドレス線の値とが一致した時に上記バス上に
応答信号を返す手段と、上記比較する手段により上記Ｅ
ＥＰＲＯＭの内容と上記論理アドレス線の値とが不一致
の時に上記バスに対する応答を返さない手段とを備えて
構成される。
実施例
次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示す概念的ブロック構成図
である。
である。
第１図において、周辺制御装置１００は、ＥＥＰＲＯＭ
ｌｏ、比較回路１１、バス制御回路１２、周辺制御回路
１３により構成されている。又周辺制御装置１００は、
物理アドレス線１、物理ストローブ信号２、論理ストロ
ーブ信号３、論理アドレス線４、データ線５、応答信号
６を有するバス３００を介して中央処理装置２００に接
続されている。
ｌｏ、比較回路１１、バス制御回路１２、周辺制御回路
１３により構成されている。又周辺制御装置１００は、
物理アドレス線１、物理ストローブ信号２、論理ストロ
ーブ信号３、論理アドレス線４、データ線５、応答信号
６を有するバス３００を介して中央処理装置２００に接
続されている。
この様に構成された周辺制御装置１００の動作は次の通
りである。中央処理装置２００よりバス３００上の物理
アドレス線１が駆動されると共に、物理ストローブ信号
２が入力されると、バス制御回路１２は、ＥＥＰＲＯＭ
ＩＯの内容の書換え動作である事を認識し、ＥＥＰＲＯ
ＭＩＯを書込みモードにすると共に、書込みストローブ
をＥＥＰＲＯＭＩＯに出力する。ＥＥＰＲＯＭｌｏは、
書込みストローブがバス制御回路１２より入力されると
、中央処理装置２００より入力される論理アドレス線４
のデータをデータとして内部に書込む１次に物理ストロ
ーブ信号２を非駆動状態にすると、バス制御回路１２は
ＥＥＰＲＯＭＩＯをリードモードに変更し、データとし
て書込まれたＥＥＰＲＯＭＩＯのデータを出力する。バ
ス制御口Ｊ￥８１２は、論理ストロニブ信号３が入力さ
れた時に、ＥＥＰＲＯＭＩＯからの出力内容と論理アド
レス線４のデータを比較回路１１で比較した結果を調べ
、ＥＥＰＲＯＭＩＯからの出力内容と論理アドレス線４
のデータが等しい時には中央処理装置２００に対し、応
答信号６を返すと共に、周辺制御回路１３に対し、デー
タ線５の内容を取込む為の起動パルスを出力する。又、
ＥＥＰＲＯ旧０からの出力内容と論理アドレス線４のデ
ータとが等しくない時には、バス制御回路１２は、中央
処理装置２００に対する応答信号６も、周辺制御回路１
３に対する起動信号も発生せずに動作を終了する。
りである。中央処理装置２００よりバス３００上の物理
アドレス線１が駆動されると共に、物理ストローブ信号
２が入力されると、バス制御回路１２は、ＥＥＰＲＯＭ
ＩＯの内容の書換え動作である事を認識し、ＥＥＰＲＯ
ＭＩＯを書込みモードにすると共に、書込みストローブ
をＥＥＰＲＯＭＩＯに出力する。ＥＥＰＲＯＭｌｏは、
書込みストローブがバス制御回路１２より入力されると
、中央処理装置２００より入力される論理アドレス線４
のデータをデータとして内部に書込む１次に物理ストロ
ーブ信号２を非駆動状態にすると、バス制御回路１２は
ＥＥＰＲＯＭＩＯをリードモードに変更し、データとし
て書込まれたＥＥＰＲＯＭＩＯのデータを出力する。バ
ス制御口Ｊ￥８１２は、論理ストロニブ信号３が入力さ
れた時に、ＥＥＰＲＯＭＩＯからの出力内容と論理アド
レス線４のデータを比較回路１１で比較した結果を調べ
、ＥＥＰＲＯＭＩＯからの出力内容と論理アドレス線４
のデータが等しい時には中央処理装置２００に対し、応
答信号６を返すと共に、周辺制御回路１３に対し、デー
タ線５の内容を取込む為の起動パルスを出力する。又、
ＥＥＰＲＯ旧０からの出力内容と論理アドレス線４のデ
ータとが等しくない時には、バス制御回路１２は、中央
処理装置２００に対する応答信号６も、周辺制御回路１
３に対する起動信号も発生せずに動作を終了する。
発明の詳細
な説明したように、本発明の周辺制御装置を採用するこ
とにより、電源を投入し、ＰＫＧが動作状態で、自ＰＫ
Ｇのチャイ・ル番号の設定を中央処理装置より設定可能
とするのに効果がある。
とにより、電源を投入し、ＰＫＧが動作状態で、自ＰＫ
Ｇのチャイ・ル番号の設定を中央処理装置より設定可能
とするのに効果がある。
第１図は本発明の一実施例を示すブロック構成図である
。 １・・・物理アドレス線、２ ・物理ス）・ロープ信号
、３・・・論理ストローブ信号、４・・・論理アドレス
線、５・・データ線、６・・・応答信号、１０・・・Ｅ
ＥＰＲＯＭ、１１・・・比較回路、１２・・・バス制御
回路、１３・・・周辺制御路、１００・・−周辺制御装
置、２００・・・中央処理装置、・・・バス
。 １・・・物理アドレス線、２ ・物理ス）・ロープ信号
、３・・・論理ストローブ信号、４・・・論理アドレス
線、５・・データ線、６・・・応答信号、１０・・・Ｅ
ＥＰＲＯＭ、１１・・・比較回路、１２・・・バス制御
回路、１３・・・周辺制御路、１００・・−周辺制御装
置、２００・・・中央処理装置、・・・バス
Claims (1)
- ＰＫＧを実装する位置により決定するＰＫＧの物理アド
レス線と、上記物理アドレス線を選択したときに出力さ
れる物理ストローブ信号と、ＰＫＧの論理アドレスを決
定する論理アドレス線と、上記論理アドレス線が選択さ
れた時に出力される論理ストローブ信号とを上記ＰＫＧ
に接続されるバス上に有し、上記物理アドレス線とそれ
に同期した上記物理ストローブ信号により自ＰＫＧがア
クセスされた事が認識された時に、自ＰＫＧ内のＥＥＰ
ＲＯＭに上記論理アドレス線の内容を書込む手段と、上
記物理アドレス線に同期した上記物理ストローブ信号が
入力されない時に上記書込む手段により書き込まれた上
記ＥＥＰＲＯＭの内容を読出し上記論理ストローブ信号
が入力された時の上記論理アドレス線の値と比較する手
段と、上記比較する手段により上記ＥＥＰＲＯＭの内容
と上記論理アドレス線の値とが一致した時に上記バス上
に応答信号を返す手段と、上記比較する手段により上記
ＥＥＰＲＯＭの内容と上記論理アドレス線の値とが不一
致の時に上記バスに対する応答を返さない手段とを有す
ることを特徴とした周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499688A JPH02170254A (ja) | 1988-12-23 | 1988-12-23 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499688A JPH02170254A (ja) | 1988-12-23 | 1988-12-23 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170254A true JPH02170254A (ja) | 1990-07-02 |
Family
ID=18171970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32499688A Pending JPH02170254A (ja) | 1988-12-23 | 1988-12-23 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200455A (ja) * | 1993-12-09 | 1995-08-04 | Man Roland Druckmas Ag | 制御計算機 |
-
1988
- 1988-12-23 JP JP32499688A patent/JPH02170254A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200455A (ja) * | 1993-12-09 | 1995-08-04 | Man Roland Druckmas Ag | 制御計算機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688172A (en) | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| KR910005174A (ko) | 이중영역 기억장치 제어기 및 그 제어방법 | |
| EP0370529A3 (en) | Microcomputer having eeprom | |
| JPS63163937A (ja) | メモリ制御装置 | |
| US20020122335A1 (en) | Burst access memory system | |
| JPH02170254A (ja) | 周辺制御装置 | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| JPH02181249A (ja) | 周辺制御装置 | |
| US4937782A (en) | Counter control method | |
| KR100273268B1 (ko) | 플래시메모리리드/라이트제어기 | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JP2671629B2 (ja) | メモリチェックシステム | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS63126050A (ja) | メモリバツクアツプ方式 | |
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPH04153793A (ja) | Ｉｃカード | |
| KR910006829A (ko) | 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템 | |
| KR950015103A (ko) | 다이렉트 메모리 억세스(dma)를 이용한 데이타 전송방법 및 그 장치 | |
| JPH0325784A (ja) | メモリ素子 | |
| JPH0675866A (ja) | メモリ制御回路 | |
| JPH05143788A (ja) | メモリーカード | |
| HU207593B (en) | Method and device for controlling storage | |
| JPH04319597A (ja) | 記憶回路のための初期化設定回路 | |
| JPS6134588A (ja) | 画像記憶制御回路 |