JP2671629B2 - メモリチェックシステム - Google Patents
メモリチェックシステムInfo
- Publication number
- JP2671629B2 JP2671629B2 JP3089468A JP8946891A JP2671629B2 JP 2671629 B2 JP2671629 B2 JP 2671629B2 JP 3089468 A JP3089468 A JP 3089468A JP 8946891 A JP8946891 A JP 8946891A JP 2671629 B2 JP2671629 B2 JP 2671629B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- check
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【技術分野】本発明はメモリチェックシステムに関し、
特にメモリを介して行う制御部間の通信におけるメモリ
チェック方式に関する。
特にメモリを介して行う制御部間の通信におけるメモリ
チェック方式に関する。
【０００２】
【従来技術】従来、この種のメモリチェック方式におい
ては、図３に示すように、制御部Ａ（図示せず）がメモ
リ３の固定アドレスａに予め設定されたチェックパター
ンを書込んだ後に、制御部Ｂ（図示せず）がメモリ３の
固定アドレスａからデータを読出して該データとチェッ
クパターンとを比較することによってチェックを行って
いる。
ては、図３に示すように、制御部Ａ（図示せず）がメモ
リ３の固定アドレスａに予め設定されたチェックパター
ンを書込んだ後に、制御部Ｂ（図示せず）がメモリ３の
固定アドレスａからデータを読出して該データとチェッ
クパターンとを比較することによってチェックを行って
いる。
【０００３】このような従来のメモリチェック方式で
は、メモリ３の固定アドレスａに対するチェックしか行
わないため、メモリ３の他の領域でデータが壊れている
場合でも、固定アドレスａにおけるチェックが正常であ
れば、メモリ３を正常と認識してしまうという問題があ
った。
は、メモリ３の固定アドレスａに対するチェックしか行
わないため、メモリ３の他の領域でデータが壊れている
場合でも、固定アドレスａにおけるチェックが正常であ
れば、メモリ３を正常と認識してしまうという問題があ
った。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、メモリにおいて使用領
域に影響を与えることなく、任意の領域のチェックを行
うことができるメモリチェックシステムの提供を目的と
する。
点を除去すべくなされたもので、メモリにおいて使用領
域に影響を与えることなく、任意の領域のチェックを行
うことができるメモリチェックシステムの提供を目的と
する。
【０００５】
【発明の構成】本発明によるメモリチェックシステム
は、各々相互間でメモリを介して通信を行う複数の制御
装置からなる情報処理システムのメモリチェックシステ
ムであって、前記メモリの未使用領域にチェックパター
ンを書込むための書込みアドレスを生成するアドレス生
成手段と、前記アドレス生成手段によって生成された前
記書込みアドレスを前記メモリの予め設定された所定領
域に書込むアドレス書込み手段と、前記アドレス生成手
段によって生成された前記書込みアドレスで指定される
前記メモリの領域に前記チェックパターンを書込むデー
タ書込み手段と、前記メモリの前記所定領域からアドレ
スを読出すアドレス読出し手段と、前記アドレス読出し
手段によって前記所定領域から読出されたアドレスで指
定される前記メモリの領域からデータを読出すデータ読
出し手段と、前記データ読出し手段によって読出された
データと前記チェックパターンとを比較する比較手段と
を前記複数の制御装置各々に設けたことを特徴とする。
は、各々相互間でメモリを介して通信を行う複数の制御
装置からなる情報処理システムのメモリチェックシステ
ムであって、前記メモリの未使用領域にチェックパター
ンを書込むための書込みアドレスを生成するアドレス生
成手段と、前記アドレス生成手段によって生成された前
記書込みアドレスを前記メモリの予め設定された所定領
域に書込むアドレス書込み手段と、前記アドレス生成手
段によって生成された前記書込みアドレスで指定される
前記メモリの領域に前記チェックパターンを書込むデー
タ書込み手段と、前記メモリの前記所定領域からアドレ
スを読出すアドレス読出し手段と、前記アドレス読出し
手段によって前記所定領域から読出されたアドレスで指
定される前記メモリの領域からデータを読出すデータ読
出し手段と、前記データ読出し手段によって読出された
データと前記チェックパターンとを比較する比較手段と
を前記複数の制御装置各々に設けたことを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、制御部１，２は夫々アドレ
ス信号線101 ，201 とデータ信号線102 ，202 とを介し
てメモリ３に接続されている。また、制御部１，２には
メモリ３にチェックパターンを書込むときの書込みアド
レスを生成するアドレス生成部１０，２０と、そのチェ
ックパターンを生成するデータ生成部１１，２１と、メ
モリ３から読込んだデータとチェックパターンとを比較
するデータ比較部１２，２２とが夫々設けられている。
ック図である。図において、制御部１，２は夫々アドレ
ス信号線101 ，201 とデータ信号線102 ，202 とを介し
てメモリ３に接続されている。また、制御部１，２には
メモリ３にチェックパターンを書込むときの書込みアド
レスを生成するアドレス生成部１０，２０と、そのチェ
ックパターンを生成するデータ生成部１１，２１と、メ
モリ３から読込んだデータとチェックパターンとを比較
するデータ比較部１２，２２とが夫々設けられている。
【０００８】図２は図１のメモリ３の構成を示す図であ
る。図においては、メモリ３のアドレスｂ，ｃにチェッ
クパターンが書込まれている場合を示している。この場
合、チェックパターンが書込まれたアドレスｂ，ｃの値
がメモリ３の固定アドレスａに書込まれることになる。
る。図においては、メモリ３のアドレスｂ，ｃにチェッ
クパターンが書込まれている場合を示している。この場
合、チェックパターンが書込まれたアドレスｂ，ｃの値
がメモリ３の固定アドレスａに書込まれることになる。
【０００９】これら図１および図２を用いて本発明の一
実施例の動作について説明する。まず、制御部１からメ
モリ３に書込んだチェックパターンを制御部２が読込ん
でチェックする場合について説明する。
実施例の動作について説明する。まず、制御部１からメ
モリ３に書込んだチェックパターンを制御部２が読込ん
でチェックする場合について説明する。
【００１０】制御部１はメモリ３のチェックを行う場
合、メモリ３における未使用領域の中の任意のアドレス
ｂ，ｃをアドレス生成部１０で生成すると、そのアドレ
スｂ，ｃをアドレス信号線101 に出力するとともに、デ
ータ生成部１１で生成したチェックパターンをデータ信
号線102 に送出する。よって、メモリ３のアドレスｂ，
ｃには制御部１のデータ生成部１１で生成されたチェッ
クパターンが書込まれる。このとき、制御部１はアドレ
ス生成部１０で生成した固定アドレスａをアドレス信号
線101 に出力するとともに、アドレス生成部１０で生成
したアドレスｂ，ｃをデータ信号線102 に送出する。よ
って、メモリ３の固定アドレスａには制御部１のアドレ
ス生成部１０で生成されたアドレスｂ，ｃが書込まれ
る。
合、メモリ３における未使用領域の中の任意のアドレス
ｂ，ｃをアドレス生成部１０で生成すると、そのアドレ
スｂ，ｃをアドレス信号線101 に出力するとともに、デ
ータ生成部１１で生成したチェックパターンをデータ信
号線102 に送出する。よって、メモリ３のアドレスｂ，
ｃには制御部１のデータ生成部１１で生成されたチェッ
クパターンが書込まれる。このとき、制御部１はアドレ
ス生成部１０で生成した固定アドレスａをアドレス信号
線101 に出力するとともに、アドレス生成部１０で生成
したアドレスｂ，ｃをデータ信号線102 に送出する。よ
って、メモリ３の固定アドレスａには制御部１のアドレ
ス生成部１０で生成されたアドレスｂ，ｃが書込まれ
る。
【００１１】制御部２ではアドレス生成部２０で生成し
た固定アドレスａをアドレス信号線201 に出力し、デー
タ信号線202 を介してメモリ３の固定アドレスａからア
ドレスｂ，ｃを読込む。その後に、制御部２はアドレス
信号線201 にアドレスｂ，ｃを出力し、データ信号線20
2 を介してメモリ３のアドレスｂ，ｃからデータを読込
む。さらに、制御部２はデータ比較部２２においてデー
タ信号線202 を介してメモリ３のアドレスｂ，ｃから読
込んだデータとチェックパターンとを比較し、比較結果
が一致しているか否かをチェックする。
た固定アドレスａをアドレス信号線201 に出力し、デー
タ信号線202 を介してメモリ３の固定アドレスａからア
ドレスｂ，ｃを読込む。その後に、制御部２はアドレス
信号線201 にアドレスｂ，ｃを出力し、データ信号線20
2 を介してメモリ３のアドレスｂ，ｃからデータを読込
む。さらに、制御部２はデータ比較部２２においてデー
タ信号線202 を介してメモリ３のアドレスｂ，ｃから読
込んだデータとチェックパターンとを比較し、比較結果
が一致しているか否かをチェックする。
【００１２】一方、制御部２からメモリ３に書込んだチ
ェックパターンを制御部１が読込んでチェックする場
合、上述の処理動作と同様にして、制御部２はメモリ３
における未使用領域の中の任意のアドレスｂ，ｃをアド
レス生成部２０で生成する。制御部２はそのアドレス
ｂ，ｃをアドレス信号線201 に出力するとともに、デー
タ生成部２１で生成したチェックパターンをデータ信号
線202 に送出する。よって、メモリ３のアドレスｂ，ｃ
には制御部２のデータ生成部２１で生成されたチェック
パターンが書込まれる。このとき、制御部２はアドレス
生成部２０で生成した固定アドレスａをアドレス信号線
201 に出力するとともに、アドレス生成部２０で生成し
たアドレスｂ，ｃをデータ信号線202 に送出する。よっ
て、メモリ３の固定アドレスａには制御部２のアドレス
生成部２０で生成されたアドレスｂ，ｃが書込まれる。
ェックパターンを制御部１が読込んでチェックする場
合、上述の処理動作と同様にして、制御部２はメモリ３
における未使用領域の中の任意のアドレスｂ，ｃをアド
レス生成部２０で生成する。制御部２はそのアドレス
ｂ，ｃをアドレス信号線201 に出力するとともに、デー
タ生成部２１で生成したチェックパターンをデータ信号
線202 に送出する。よって、メモリ３のアドレスｂ，ｃ
には制御部２のデータ生成部２１で生成されたチェック
パターンが書込まれる。このとき、制御部２はアドレス
生成部２０で生成した固定アドレスａをアドレス信号線
201 に出力するとともに、アドレス生成部２０で生成し
たアドレスｂ，ｃをデータ信号線202 に送出する。よっ
て、メモリ３の固定アドレスａには制御部２のアドレス
生成部２０で生成されたアドレスｂ，ｃが書込まれる。
【００１３】制御部１ではアドレス生成部１０で生成し
た固定アドレスａをアドレス信号線101 に出力し、デー
タ信号線102 を介してメモリ３の固定アドレスａからア
ドレスｂ，ｃを読込む。その後に、制御部１はアドレス
信号線101 にアドレスｂ，ｃを出力し、データ信号線10
2 を介してメモリ３のアドレスｂ，ｃからデータを読込
む。さらに、制御部１はデータ比較部１２においてデー
タ信号線102 を介してメモリ３のアドレスｂ，ｃから読
込んだデータとチェックパターンとを比較し、比較結果
が一致しているか否かをチェックする。
た固定アドレスａをアドレス信号線101 に出力し、デー
タ信号線102 を介してメモリ３の固定アドレスａからア
ドレスｂ，ｃを読込む。その後に、制御部１はアドレス
信号線101 にアドレスｂ，ｃを出力し、データ信号線10
2 を介してメモリ３のアドレスｂ，ｃからデータを読込
む。さらに、制御部１はデータ比較部１２においてデー
タ信号線102 を介してメモリ３のアドレスｂ，ｃから読
込んだデータとチェックパターンとを比較し、比較結果
が一致しているか否かをチェックする。
【００１４】このように、一方の制御部１がメモリ３内
の未使用領域の任意のアドレスｂ，ｃにチェックパター
ンを書込んだとき、同時にメモリ３の固定アドレスａに
それらアドレスｂ，ｃを書込んでおき、他方の制御部２
によってメモリ３の固定アドレスａからそれらアドレス
ｂ，ｃを読込み、メモリ３のアドレスｂ，ｃから読込ん
だデータとチェックパターンとを比較するようにするこ
とによって、メモリ３の使用領域に影響を与えることな
く、任意の領域のチェックを行うことができる。また、
ソフトウェアがメモリ３をダイナミックにアロケーショ
ンする場合にはメモリ３の使用領域および未使用領域が
変化するため、メモリ３の使用領域についても有効なチ
ェックを行うことができる。
の未使用領域の任意のアドレスｂ，ｃにチェックパター
ンを書込んだとき、同時にメモリ３の固定アドレスａに
それらアドレスｂ，ｃを書込んでおき、他方の制御部２
によってメモリ３の固定アドレスａからそれらアドレス
ｂ，ｃを読込み、メモリ３のアドレスｂ，ｃから読込ん
だデータとチェックパターンとを比較するようにするこ
とによって、メモリ３の使用領域に影響を与えることな
く、任意の領域のチェックを行うことができる。また、
ソフトウェアがメモリ３をダイナミックにアロケーショ
ンする場合にはメモリ３の使用領域および未使用領域が
変化するため、メモリ３の使用領域についても有効なチ
ェックを行うことができる。
【００１５】尚、本発明の一実施例ではメモリ３に書込
むチェックパターンをデータ生成部１１，２１で生成す
るようにしたが、予め生成されたチェックパターンをレ
ジスタやバッファに格納しておいてもよく、これに限定
されない。
むチェックパターンをデータ生成部１１，２１で生成す
るようにしたが、予め生成されたチェックパターンをレ
ジスタやバッファに格納しておいてもよく、これに限定
されない。
【００１６】
【発明の効果】以上説明したように本発明によれば、一
方の制御部がメモリの未使用領域にチェックパターンを
書込んだとき、その書込みアドレスをメモリの予め設定
された所定領域に書込んでおき、他方の制御部がメモリ
の所定領域から読出した書込みアドレスによって指定さ
れるメモリの領域から読出したデータとチェックパター
ンとを比較するようにすることによって、メモリにおい
て使用領域に影響を与えることなく、任意の領域のチェ
ックを行うことができるという効果がある。
方の制御部がメモリの未使用領域にチェックパターンを
書込んだとき、その書込みアドレスをメモリの予め設定
された所定領域に書込んでおき、他方の制御部がメモリ
の所定領域から読出した書込みアドレスによって指定さ
れるメモリの領域から読出したデータとチェックパター
ンとを比較するようにすることによって、メモリにおい
て使用領域に影響を与えることなく、任意の領域のチェ
ックを行うことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のメモリの構成を示す図である。
【図３】従来のメモリの構成を示す図である。
１，２ 制御部 ３ メモリ １０，２０ アドレス生成部 １１，２１ データ生成部 １２，２２ データ比較部
Claims (1)
- 【請求項１】 各々相互間でメモリを介して通信を行う
複数の制御装置からなる情報処理システムのメモリチェ
ックシステムであって、前記メモリの未使用領域にチェ
ックパターンを書込むための書込みアドレスを生成する
アドレス生成手段と、前記アドレス生成手段によって生
成された前記書込みアドレスを前記メモリの予め設定さ
れた所定領域に書込むアドレス書込み手段と、前記アド
レス生成手段によって生成された前記書込みアドレスで
指定される前記メモリの領域に前記チェックパターンを
書込むデータ書込み手段と、前記メモリの前記所定領域
からアドレスを読出すアドレス読出し手段と、前記アド
レス読出し手段によって前記所定領域から読出されたア
ドレスで指定される前記メモリの領域からデータを読出
すデータ読出し手段と、前記データ読出し手段によって
読出されたデータと前記チェックパターンとを比較する
比較手段とを前記複数の制御装置各々に設けたことを特
徴とするメモリチェックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089468A JP2671629B2 (ja) | 1991-03-28 | 1991-03-28 | メモリチェックシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089468A JP2671629B2 (ja) | 1991-03-28 | 1991-03-28 | メモリチェックシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04299754A JPH04299754A (ja) | 1992-10-22 |
| JP2671629B2 true JP2671629B2 (ja) | 1997-10-29 |
Family
ID=13971546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089468A Expired - Lifetime JP2671629B2 (ja) | 1991-03-28 | 1991-03-28 | メモリチェックシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671629B2 (ja) |
-
1991
- 1991-03-28 JP JP3089468A patent/JP2671629B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04299754A (ja) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527935B2 (ja) | 半導体メモリ試験装置 | |
| JP2671629B2 (ja) | メモリチェックシステム | |
| JPS63282870A (ja) | メモリユニットのアドレス指定方式 | |
| JPS6330256A (ja) | 印字装置 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JP3655658B2 (ja) | 数値制御装置 | |
| JPH11149416A (ja) | データ保証装置 | |
| JPH02163862A (ja) | ディジタル信号処理プロセッサ | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JP2754692B2 (ja) | データ処理装置 | |
| JPH01240938A (ja) | データリードバック方法 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| RU2179332C1 (ru) | Вычислительная система | |
| JP2616490B2 (ja) | 共有データ蓄積方式 | |
| JPS6345651A (ja) | メモリアクセス方式 | |
| JPS6072054A (ja) | ダブルバッファメモリ装置 | |
| JPH04223541A (ja) | メモリアクセス制御回路 | |
| JPH08255112A (ja) | メモリ制御方式 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS6040057B2 (ja) | メモリアドレスチエック方式 | |
| JPS6055851B2 (ja) | アドレスパリティチェック方式 | |
| JPH0561776A (ja) | 情報処理装置 | |
| JPH03142536A (ja) | 記憶装置の診断方式 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 |