JPH04153793A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH04153793A JPH04153793A JP2279729A JP27972990A JPH04153793A JP H04153793 A JPH04153793 A JP H04153793A JP 2279729 A JP2279729 A JP 2279729A JP 27972990 A JP27972990 A JP 27972990A JP H04153793 A JPH04153793 A JP H04153793A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- interface
- signal
- direct memory
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣカードに関し、特に、内部にメモリを有し
、それに対してデータの書込みおよび読出しができるＩ
Ｃカードに闇する。
、それに対してデータの書込みおよび読出しができるＩ
Ｃカードに闇する。
内部にメモリを有し、それに吋してデータの書込みおよ
び読出しができる従来のＩＣカードは、メモリに対する
データの書込みおよび読出しはシリアルインターフェー
スを介して行っている。
び読出しができる従来のＩＣカードは、メモリに対する
データの書込みおよび読出しはシリアルインターフェー
スを介して行っている。
上述したように、従来のＩＣカードは、メモリに対する
データの書込みおよび読出しをシリアルインターフェー
スを介して行っているため、データの送受信のための伝
送時間が長くかかるという欠点を有している。
データの書込みおよび読出しをシリアルインターフェー
スを介して行っているため、データの送受信のための伝
送時間が長くかかるという欠点を有している。
本発明のＩＣカードは、データの書込および読出し動作
の制御を行なう制御部と、データを記憶するメモリと、
ダイレクトメモリアクセスインターフエースと、前記ダ
イレクトメモリアクセスインターフェースからの読出し
信号および書込み信号をそれぞれマスクするための回路
と、前記制御部に対して信号の送受を行なうシリアルイ
ンターフェースとを備え、あらかじめ前記シリアルイン
ターフェースを介して前記制御部にコマンドを送って前
記ダイレクト−メモリアクセスインターフェースからの
前記読出し信号および前記書込み信号のマスクを解除し
て前記ダイレクトメモリアクセスインターフェースを介
して前記メモリに吋してアクセスすることを可能にした
ものである。
の制御を行なう制御部と、データを記憶するメモリと、
ダイレクトメモリアクセスインターフエースと、前記ダ
イレクトメモリアクセスインターフェースからの読出し
信号および書込み信号をそれぞれマスクするための回路
と、前記制御部に対して信号の送受を行なうシリアルイ
ンターフェースとを備え、あらかじめ前記シリアルイン
ターフェースを介して前記制御部にコマンドを送って前
記ダイレクト−メモリアクセスインターフェースからの
前記読出し信号および前記書込み信号のマスクを解除し
て前記ダイレクトメモリアクセスインターフェースを介
して前記メモリに吋してアクセスすることを可能にした
ものである。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
第１図のＩＣカードは、データの書込および読出し動作
の制御を行なう制御部（ＣＰＵ）１と、データを記憶す
るメモリ２と、ダイレクトメモリアクセスインターフェ
ース８からの読出し信号（ＲＤ傷信号１１および書込み
信号（ＷＲ倍信号１２をそれぞれマスクするためのアン
ド回路３および４と、ＣＰＵ１からのＲＤ信号１３およ
びＷＲ信号１４をそれぞれ通過させるオア回路５および
６と、シリアルインターフェース７とを有している。
の制御を行なう制御部（ＣＰＵ）１と、データを記憶す
るメモリ２と、ダイレクトメモリアクセスインターフェ
ース８からの読出し信号（ＲＤ傷信号１１および書込み
信号（ＷＲ倍信号１２をそれぞれマスクするためのアン
ド回路３および４と、ＣＰＵ１からのＲＤ信号１３およ
びＷＲ信号１４をそれぞれ通過させるオア回路５および
６と、シリアルインターフェース７とを有している。
上述のように構成したＩＣカードは、メモリ２に対して
ダイレクトにアクセスするときは、ダイレクトメモリア
クセスを可能にするためのコマンドをあらかじめシリア
ルインターフェース７を介してＣＰＵＩに送ってダイレ
クトメモリアクセスインターフェース８からのＲＤ信号
１１およびＷＲ信号１２のマスクを解除し、ダイレクト
メモリアクセスインターフェース８を介してメモリ２に
対してアクセスすることが可能にする。
ダイレクトにアクセスするときは、ダイレクトメモリア
クセスを可能にするためのコマンドをあらかじめシリア
ルインターフェース７を介してＣＰＵＩに送ってダイレ
クトメモリアクセスインターフェース８からのＲＤ信号
１１およびＷＲ信号１２のマスクを解除し、ダイレクト
メモリアクセスインターフェース８を介してメモリ２に
対してアクセスすることが可能にする。
以上説明したように、本発明のＩＣカードは、シリアル
インターフェースの他にダイレクトメモリアクセスイン
ターフェースを備え、ダイレクトメモリアクセスを可能
にするためのコマンドをあらかじめシリアルインターフ
ェース７を介してＣＰＵに送ってダイレクトメモリアク
セスインターフェースからのＲＤ傷信号よびＷＲ倍信号
マスクを解除することにより、ダイレクトメモリアクセ
スインターフェースを介してメモリに対してアクセスす
ることが可能となるという効果があり、これによってメ
モリに対するデータの書込みおよび読出し時間を短縮で
きるという効果がある。
インターフェースの他にダイレクトメモリアクセスイン
ターフェースを備え、ダイレクトメモリアクセスを可能
にするためのコマンドをあらかじめシリアルインターフ
ェース７を介してＣＰＵに送ってダイレクトメモリアク
セスインターフェースからのＲＤ傷信号よびＷＲ倍信号
マスクを解除することにより、ダイレクトメモリアクセ
スインターフェースを介してメモリに対してアクセスす
ることが可能となるという効果があり、これによってメ
モリに対するデータの書込みおよび読出し時間を短縮で
きるという効果がある。
第１図は本発明の一実施例を示す回路図である。
図において、
■・・・・・・ＣＰＵ、２・・・・・・メモリ、３・・
・・・・アンド回路、４・・・・・・アンド回路、５−
・−・・・オア回路、６・−・・・・オア回路、７・・
・・−・シリアルインターフェース、８・−・・・−ダ
イレクトメモリアクセスインターフェース、１１・・・
・・−ＲＤ傷信号１２−・・・・・ＷＲ倍信号１３−・
・・・ＲＤ傷信号 ４ ・・・・・ ＷＲ倍信号
・・・・アンド回路、４・・・・・・アンド回路、５−
・−・・・オア回路、６・−・・・・オア回路、７・・
・・−・シリアルインターフェース、８・−・・・−ダ
イレクトメモリアクセスインターフェース、１１・・・
・・−ＲＤ傷信号１２−・・・・・ＷＲ倍信号１３−・
・・・ＲＤ傷信号 ４ ・・・・・ ＷＲ倍信号
Claims (1)
- データの書込および読出し動作の制御を行なう制御部と
、データを記憶するメモリと、ダイレクトメモリアクセ
スインターフェースと、前記ダイレクトメモリアクセス
インターフェースからの読出し信号および書込み信号を
それぞれマスクするための回路と、前記制御部に対して
信号の送受を行なうシリアルインターフェースとを備え
、あらかじめ前記シリアルインターフェースを介して前
記制御部にコマンドを送って前記ダイレクトメモリアク
セスインターフェースからの前記読出し信号および前記
書込み信号のマスクを解除して前記ダイレクトメモリア
クセスインターフェースを介して前記メモリに対してア
クセスすることを可能にしたことを特徴とするＩＣカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279729A JPH04153793A (ja) | 1990-10-18 | 1990-10-18 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279729A JPH04153793A (ja) | 1990-10-18 | 1990-10-18 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04153793A true JPH04153793A (ja) | 1992-05-27 |
Family
ID=17615073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279729A Pending JPH04153793A (ja) | 1990-10-18 | 1990-10-18 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04153793A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09504397A (ja) * | 1993-10-28 | 1997-04-28 | エロネックス・テクノロジーズ・インコーポレーテッド | マイクロパーソナルデジタル補助装置 |
| US7055752B2 (en) | 2000-05-22 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | IC card |
-
1990
- 1990-10-18 JP JP2279729A patent/JPH04153793A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09504397A (ja) * | 1993-10-28 | 1997-04-28 | エロネックス・テクノロジーズ・インコーポレーテッド | マイクロパーソナルデジタル補助装置 |
| US7055752B2 (en) | 2000-05-22 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | IC card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62251865A (ja) | 情報処理装置 | |
| JPH04153793A (ja) | Ｉｃカード | |
| KR860004359A (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| US7395399B2 (en) | Control circuit to enable high data rate access to a DRAM with a plurality of areas | |
| JPS62254249A (ja) | カード記憶容量読取り方式 | |
| JPH04237346A (ja) | マイクロプロセッサシステム | |
| JPH0542525Y2 (ja) | ||
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JPS5844420Y2 (ja) | デ−タ高速処理装置 | |
| KR100272050B1 (ko) | 데이터 제어방법 | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPH04148344A (ja) | Ｒｏｍエミュレータ | |
| JPS63226755A (ja) | デ−タ転送回路 | |
| JPS6072054A (ja) | ダブルバッファメモリ装置 | |
| JP2003177957A (ja) | メモリ制御回路 | |
| KR20020058419A (ko) | 스트림 데이터 기록에 최적화된 스마트 미디어 컨트롤러 | |
| JP2004507817A (ja) | Ｄｒａｍ制御回路 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPH05298248A (ja) | データ転送制御方式 | |
| KR940022266A (ko) | 데이타전송 제어신호 발생장치 | |
| JPH0580698B2 (ja) | ||
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| KR19990048634A (ko) | 마이크로컴퓨터의 시스템버스를 이용한 주변 입출력기기 접속장치 | |
| JPH0293971A (ja) | メモリアクセス回路 |