KR970002668A - 시스템 버스용 소프터웨어 드라이버 - Google Patents

시스템 버스용 소프터웨어 드라이버 Download PDF

Info

Publication number
KR970002668A
KR970002668A KR1019960002707A KR19960002707A KR970002668A KR 970002668 A KR970002668 A KR 970002668A KR 1019960002707 A KR1019960002707 A KR 1019960002707A KR 19960002707 A KR19960002707 A KR 19960002707A KR 970002668 A KR970002668 A KR 970002668A
Authority
KR
South Korea
Prior art keywords
shared memory
access
master
bit
processing unit
Prior art date
Application number
KR1019960002707A
Other languages
English (en)
Other versions
KR0165215B1 (ko
Inventor
슈레쉬 가나나단
비. 강 키
김영일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Publication of KR970002668A publication Critical patent/KR970002668A/ko
Application granted granted Critical
Publication of KR0165215B1 publication Critical patent/KR0165215B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Abstract

마스터-슬레이브 구성, 다수의 레지스터에 의해 제어되는 공유 메모리, 마스터 중앙처리장치, 및 마스터 버스 제어장치를갖는 시스템 버스에서 공유 메모리로 데이터를 기록 및 독출하는 처리방법이 개시된다. 상기 처리방법은 요구 비트를 제1레지스터상에 기록함으로써 마스터 중앙처리장치에 의해서 상기 공유 메모리를 엑세스하는 과정; 액세스 비트가 설정되는지를 결정하고 상기 공유 메모리로 액세스가 허용되는지를 결정하는 제2레지스터상에서 상기 액세스 비트를 독출하는 과정; 상기 마스터 중앙처리장치에 의해 상기 공유 메모리에 데이터를 기록 및 독출하는 과정; 및 상기 액세스 비트가 클리어되는지를 그리고 상기 공유 메모리 액세스가 완료되는지를 결정하는 상기 제2레지스터상에서 상기 액세스 비트를 독출하는 과정으로 이루어진다. 상기 액세스 비트는 상기 마스터-슬레이브 버스 제어장치에 의해 설정된다.

Description

시스템 버스용 스프터웨어 드라이버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 시스템 버스 구성의 개략 도면, 제2도는 마스터 및 슬레이브 모듈의 기능적 구성요소에 대한 개략 도면, 제3도는 SPU 버스 드라이버 기록 절차의 흐름도.

Claims (12)

  1. 마스터-슬레이브 구성, 다수의 레지스터에 의해 제어되는 공유 메모리, 마스터 중앙처리장치, 및 마스터버스 제어장치를 갖는 시스템 버스에서 상기 공유 메모리에 데이터를 기록하는 처리방법에 있어서, 요구 비트를 제1 레지스터상에 기록함으로써 상기 마스터 중앙처리장치에 의해 상기 공유 메모리를 액세스하는 과정; 액세스 비트가 설정되는지를, 그리고 상기 공유 메모리 액세스가 허용되는지를 결정하는 제2 레지스터상에서 상기 액세스 비트를 독출하는 과정;상기 마스터 중앙처리장치에 의해 상기 공유 메모리에 데이터를 기록하는 과정; 및 상기 액세스 비트가 클리어되는지를,그리고 상기 공유 메모리 액세스가 완료되는지를 결정하는 상기 제2 레지스터상에서 상기 액세스 비트를 독출하는 과정으로 이루어짐을 특징으로 하는 데이터 기록 처리방법.
  2. 제1항에 있어서, 상기 액세스 비트가 마스터 버스 제어장치에 의해 설정됨을 특징으로 하는 데이터 기록처리방법.
  3. 제1항에 있어서, 상기 데이터 기록 처리방법에 있어서, 공유 메모리가 액세스 타이머를 작동시키는 과정;상기 공유 메모리 액세스가 허용되지 않을 때 상기 타이머가 종료되는 지를 결정하는 과정; 상기 공유 메모리 액세스가허용되지 않고 상기 타이머가 종료되지 않을 경우 상기 액세스 과정을 반복하는 과정; 및 상기 공유 메모리 액세스가 허용되지 않고 상기 타이머가 종료된 경우에 기록 에러 통계치를 갱신하는 과정으로 더 이루어짐을 특징으로 하는 데이터기록 처리방법.
  4. 마스터-슬레이브 구성, 다수의 레지스터에 의해 제어되는 공유 메모리, 마스터 중앙처리장치, 및 마스터버스 제어장치를 갖는 시스템 버스에서 상기 공유 메모리로부터 데이터를 독출하는 처리방법에 있어서, 요구 비트를 제1레지스터상에 기록함으로서 상기 마스터 중앙처리장치에 의해 상기 공유 메모리를 액세스하는 과정; 액세스 비트가 설정되는지 그리고 상기 공유 메모리 액세스가 허용되는지를 결정하는 제2 레지스터상에서 상기 액세스 비트를 독출하는 과정; 패러티 에러가 있는지를 확인하는 과정; 패러티가 정확한 경우에 상기 마스터 중앙처리장치에 의해 상기 공유 메모리로부터 데이터를 독출하는 과정; 및 상기 액세스 비트가 클리어되는지를 그리고 상기 공유 메모리 액세스가 완료되는지를결정하는 상기 제2 레지스터상에서 상기 액세스 비트를 독출하는 과정으로 이루어짐을 특징으로 하는 데이터 독출 처리방법.
  5. 제4항에 있어서, 상기 액세스 비트가 상기 마스터 버스 제어장치에 의해 설정됨을 특징으로 하는 데이터독출 처리방법.
  6. 제5항에 있어서, 상기 데이터 독출 처리방법에 있어서, 상기 공유 메모리 액세스 타이머를 작동시키는 과정; 상기 공유 메모리 액세스가 허용되지 않을 때 상기 타이머가 종료되는지를 결정하는 과정; 상기 공유 메모리 액세스가 허용되지 않고 상기 타이머가 종료되지 않을 경우에 상기 액세스 과정을 반복하는 과정; 상기 공유 메모리 액세스가 허용되지 않고 상기 타이머가 종료된 경우에 독출 에러 통계치를 갱신하는 과정; 및 패러티가 확인될 경우에 패러티 에러 통계치를 갱신하는 과정으로 더 이루어짐을 특징으로 하는 독출 처리방법.
  7. 마스터-슬레이브 구성, 다수의 레지스터에 의해 제어되는 공유 메모리, 슬레이브 중앙처리장치, 및 슬레이브 버스 제어장치를 갖는 시스템 버스에서 상기 공유 메모리에 데이터를 기록하는 처리방법에 있어서, 요구 비트를 제1레지스터상에 기록함으로서 상기 슬레이브 중앙처리장치에 의해서 상기 공유 메모리를 액세스하는 과정; 액세스 비트가설정되는지를 그리고 상기 공유 메모리 액세스가 허용되는지를 결정하는 제2 레지스터상에서 상기 액세스 비트를 독출하는 과정; 상기 슬레이브 중앙처리장치에 의해 상기 공유 메모리에 데이터를 기록하는 과정; 및 상기 슬레이브 중앙처리장치에 의해서 사용된 비트를 제3 레지스터상에 기록함으로서 상기 데이터를 상기 마스터로 전송하는 과정으로 이루어짐을특징으로 하는 데이터 기록 처리방법.
  8. 제7항에 있어서, 상기 액세스 비트가 상기 슬레이브 버스 제어장치에 의해 설정됨을 특징으로 하는 데이터기록 처리방법.
  9. 제8항에 있어서, 상기 데이터 기록 처리방법에 있어서, 공유 메모리 액세스 타이머를 작동시키는 과정; 상기 공유 메모리 액세스가 허용되지 않을 경우에 상기 타이머가 종료되는지를 결정하는 과정; 상기 공유 메모리 액세스가허용되지 않고 상기 타이머가 종료되지 않을 경우에 상기 액세스 과정을 반복하는 과정; 및 상기 공유 메모리 액세스가허용되지 않고 상기 타이머가 종료된 경우에 기록 에러 통계치를 갱신하는 과정으로 더 이루어짐을 특징으로 하는 데이터기록 처리방법.
  10. 마스터-슬레이브 구성, 다수의 레지스터에 의해 제어되는 공유 메모리, 마스터 중앙처리장치, 및 마스터버스 제어장치를 갖는 시스템 버스에서 상기 공유 메모리로부터 데이터를 독출하는 처리방법에 있어서, 요구비트를 제1레지스터상에 기록함으로서 상기 슬레이브 중앙처리장치에 의해 상기 공유 메모리를 액세스하는 과정; 액세스 비트가 설정되는지, 그리고 상기 공유 메모리 액세스가 허용되는지를 결정하는 제2 레지스터상에서 상기 액세스 비트를 독출하는과정; 패러티 에러가 있는지를 확인하는 과정; 패러티가 정확한 경우에 상기 슬레이브 중앙처리장치에 의해 상기 공유 메모리로부터 데이터를 독출하는 과정; 및 상기 슬레이브 제어장치에 의해서 사용된 비트를 제3 레지스터에 기록함으로서상기 공유 메모리 액세스를 해제하는 과정으로 이루어짐을 특징으로 하는 데이터 독출 처리방법.
  11. 제10항에 있어서, 상기 액세스 비트가 상기 마스터 버스 제어장치에 의해 설정됨을 특징으로 하는 데이터독출 처리방법.
  12. 제11항에 있어서, 상기 데이터 독출 처리방법에 있어서, 상기 공유 메모리 액세스 타이머를 작동시키는 과정; 상기 공유 메모리 액세스가 허용되지 않을 경우에 상기 타이머가 종료되는지를 결정하는 과정; 상기 공유 메모리액세스가 허용되지 않고 상기 타이머가 종료되지 않을 경우에 상기 액세스 과정을 반복하는 과정; 상기 공유 메모리 액세스가 허용되지 않고 상기 타이머가 종료된 경우에 독출 에러 통계치를 갱신하는 과정; 및 패러티가 확인된 경우에 패러티에러 통계치를 갱신하는 과정으로 더 이루어짐을 특징으로 하는 독출 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002707A 1995-06-07 1996-02-05 시스템 버스용 소프터웨어 드라이버 KR0165215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/474,147 1995-06-07
US8/474,174 1995-06-07
US08/474,174 US5666485A (en) 1995-06-07 1995-06-07 Software driver for a system bus

Publications (2)

Publication Number Publication Date
KR970002668A true KR970002668A (ko) 1997-01-28
KR0165215B1 KR0165215B1 (ko) 1999-01-15

Family

ID=23882476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002707A KR0165215B1 (ko) 1995-06-07 1996-02-05 시스템 버스용 소프터웨어 드라이버

Country Status (5)

Country Link
US (1) US5666485A (ko)
JP (1) JPH09167139A (ko)
KR (1) KR0165215B1 (ko)
CN (1) CN1055556C (ko)
GB (1) GB2301995B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834363B2 (en) * 2001-03-22 2004-12-21 International Business Machines Corporation Method for prioritizing bus errors
US6871300B1 (en) * 2001-05-04 2005-03-22 Rlx Technologies, Inc. Embedded server chassis hardware master system and method
US6826456B1 (en) 2001-05-04 2004-11-30 Rlx Technologies, Inc. System and method for controlling server chassis cooling fans
US6934786B2 (en) * 2001-05-04 2005-08-23 Rlx Technologies, Inc. Server chassis hardware master system and method
US7613699B2 (en) 2001-08-03 2009-11-03 Itt Manufacturing Enterprises, Inc. Apparatus and method for resolving security association database update coherency in high-speed systems having multiple security channels
WO2004059505A1 (en) 2002-12-17 2004-07-15 Systemauto System, method and computer program product for sharing information in a distributed framework
FR3032814B1 (fr) * 2015-02-18 2018-02-02 Upmem Circuit dram muni d'un processeur integre
CN115599459B (zh) * 2022-12-13 2023-04-07 成都启英泰伦科技有限公司 一种跨电源域多处理器运行装置及其通信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
JPS58217069A (ja) * 1982-06-10 1983-12-16 Fuji Xerox Co Ltd マルチ・マイクロコンピユ−タの通信方式
JPH0731627B2 (ja) * 1985-08-10 1995-04-10 株式会社リコー メモリ−装置
GB8622941D0 (en) * 1986-09-24 1986-10-29 Gen Electric Co Plc Computer system
FR2632139A1 (fr) * 1988-05-24 1989-12-01 April Sa Reseau de transmission d'informations numeriques entre plusieurs stations
DE3850881T2 (de) * 1988-10-28 1995-03-09 Ibm Verfahren und Vorrichtung zur Nachrichtenübertragung zwischen Quellen- und Zielanwender durch einen anteilig genutzten Speicher.
JPH0782475B2 (ja) * 1988-11-02 1995-09-06 富士通株式会社 メモリインタロック制御回路
DE69129841T2 (de) * 1990-09-28 1998-12-03 Fujitsu Ltd Nachrichtensteuerungssystem in einem datenkommunikationssystem
US5265252A (en) * 1991-03-26 1993-11-23 International Business Machines Corporation Device driver system having generic operating system interface
EP0543560B1 (en) * 1991-11-19 1999-12-22 Sun Microsystems, Inc. Arbitrating multiprocessor accesses to shared resources
JPH05181813A (ja) * 1991-12-26 1993-07-23 Nec Corp 排他制御ビット制御方式

Also Published As

Publication number Publication date
CN1055556C (zh) 2000-08-16
GB9610708D0 (en) 1996-07-31
US5666485A (en) 1997-09-09
CN1148210A (zh) 1997-04-23
KR0165215B1 (ko) 1999-01-15
GB2301995B (en) 1998-02-04
GB2301995A (en) 1996-12-18
JPH09167139A (ja) 1997-06-24

Similar Documents

Publication Publication Date Title
KR940012147A (ko) 마이크로컴퓨터 시스템
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
US5041962A (en) Computer system with means for regulating effective processing rates
KR970049655A (ko) 직접메모리접근(dma) 제어장치
US5027313A (en) Apparatus for determining maximum usable memory size
KR890007173A (ko) 애드레스 버스 제어장치
KR970002668A (ko) 시스템 버스용 소프터웨어 드라이버
KR910012955A (ko) 데이타 처리 시스템
KR880014761A (ko) 직접 메모리 억세스용 데이타 전송 제어장치
JP2002536718A (ja) アドレスリマッピング保証装置および方法
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
JPS5914775B2 (ja) 共通メモリロツク方式
JPH0140432B2 (ko)
US6035372A (en) Dynamic RAM in a microprocessor system
JP2646807B2 (ja) マルチポートメモリ
RU2020563C1 (ru) Устройство для распределения данных при параллельном копировании информации
SU1280643A1 (ru) Устройство дл сопр жени двух микро эвм с общей пам тью
RU2179332C1 (ru) Вычислительная система
JPS6341962A (ja) プログラム制御装置
KR940016221A (ko) 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치
KR970063652A (ko) 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신 장치 및 방법
JPS6119059B2 (ko)
KR970071298A (ko) 공유메모리 접속장치 및 그 접속방법
JP2000207235A (ja) 情報処理装置
JPH0341538A (ja) 主記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080804

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee