JPS6012187Y2 - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPS6012187Y2 JPS6012187Y2 JP2451280U JP2451280U JPS6012187Y2 JP S6012187 Y2 JPS6012187 Y2 JP S6012187Y2 JP 2451280 U JP2451280 U JP 2451280U JP 2451280 U JP2451280 U JP 2451280U JP S6012187 Y2 JPS6012187 Y2 JP S6012187Y2
- Authority
- JP
- Japan
- Prior art keywords
- ccw
- flag
- channel device
- command
- preemption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はデータ処理システムで重要な役割を果している
チャネル装置に関し、処理の高速化及び高信頼化を計っ
たものである。
チャネル装置に関し、処理の高速化及び高信頼化を計っ
たものである。
一般にチャネル装置は中央処理装置から起動命令（スタ
ー） Ｉ１０命令）を受けると、主記憶装置の所定の場
所（各チャネル装置毎に予じめ割当てられている）から
チャネル・アドレス語（ＣＡＷ）を取り込み、その内容
に基づいてチャネル制御語（ＣＣＷ）をやはり主記憶か
ら取り込み、その内容に基づいて処理を行なう。
ー） Ｉ１０命令）を受けると、主記憶装置の所定の場
所（各チャネル装置毎に予じめ割当てられている）から
チャネル・アドレス語（ＣＡＷ）を取り込み、その内容
に基づいてチャネル制御語（ＣＣＷ）をやはり主記憶か
ら取り込み、その内容に基づいて処理を行なう。
ＣＣＷには第２図に示す如く、コマンド、データアドレ
ス、各種フラグ、転送バイト数などが含まれており、該
データアドレスから該バイト数のデータをコマンドに応
じて書込み又は読出しを行なう。
ス、各種フラグ、転送バイト数などが含まれており、該
データアドレスから該バイト数のデータをコマンドに応
じて書込み又は読出しを行なう。
そして１つのコマンドの処理が終了すると、上記フラグ
の指示によってコマンド・チェインやデータ・チェイン
のようなチェイニング動作をとるのが普通である。
の指示によってコマンド・チェインやデータ・チェイン
のようなチェイニング動作をとるのが普通である。
またチャネル装置はチェイニング動作の高速化のために
コマンドの（ＣＣＷ）先取りを行なう。
コマンドの（ＣＣＷ）先取りを行なう。
このとき、たとえば第１図のｃｃｗｌがＩｌｏから主記
憶装置への読込み処理を指示しており、かつその読込み
先がｃｃｗ２〜３のアドレスであると不都合となる。
憶装置への読込み処理を指示しており、かつその読込み
先がｃｃｗ２〜３のアドレスであると不都合となる。
即ち、ｃｃｗｌの処理実行とともにｃｃｗ２を先取りし
てしまうと、チャネルに先取りされたｃｃｗ２と、ｃｃ
ｗｌの処理終了時のｃｃｗ２とは異なってしまう場合が
ある。
てしまうと、チャネルに先取りされたｃｃｗ２と、ｃｃ
ｗｌの処理終了時のｃｃｗ２とは異なってしまう場合が
ある。
一方プログラマは上記ｃｃｗ１の次に実行されるのはｃ
ｃｗｌにより新たに読込まれたｃｃｗ２であると認識し
てプログラムを組むのが普通でありチャネル装置が先取
りを行なっているか否かは意識しないのが普通であるの
で、誤動作を生じてしまう。
ｃｗｌにより新たに読込まれたｃｃｗ２であると認識し
てプログラムを組むのが普通でありチャネル装置が先取
りを行なっているか否かは意識しないのが普通であるの
で、誤動作を生じてしまう。
本考案はこのような問題点を解決するために、ＣＣＷ中
に先取りの可否を指示するフラグを設けたものである。
に先取りの可否を指示するフラグを設けたものである。
以下図面により説明する。第１図は一般的なチャネル装
置の動作概要を示すブロック図であり、チャネル装置（
ＣＨ）１０は主記憶装置（ＭＥＭ）２０とＩ１０装置３
０との間に設けられ、ＩｌｏとＭＥＭ間のデータ転送を
制御する。
置の動作概要を示すブロック図であり、チャネル装置（
ＣＨ）１０は主記憶装置（ＭＥＭ）２０とＩ１０装置３
０との間に設けられ、ＩｌｏとＭＥＭ間のデータ転送を
制御する。
ＭＥＭ中にはそのＣＨに処理させるべき動作を指示する
一連のｃｃｗ１〜３がＣＨの起動に先立って格納されて
おり、ＣＨはそのＣＣＷを１つづつ取込んでＣＣＷレジ
スタ１１にセットし、その内容に設づいて処理回路１２
が処理を行なつ。
一連のｃｃｗ１〜３がＣＨの起動に先立って格納されて
おり、ＣＨはそのＣＣＷを１つづつ取込んでＣＣＷレジ
スタ１１にセットし、その内容に設づいて処理回路１２
が処理を行なつ。
第２図は本考案によるＣＣＷの構成を示し、コマンド指
定部１、データの先頭アドレス２、フマンド・チェイン
・フラグ３、データ・チェイン・フラグ４、先取可否フ
ラグ５、転送バイト数６等を含んでいる。
定部１、データの先頭アドレス２、フマンド・チェイン
・フラグ３、データ・チェイン・フラグ４、先取可否フ
ラグ５、転送バイト数６等を含んでいる。
第３図は本考案の一実施例ブロック図で、第１図のＣＨ
中の処理回路１２の中の一部に対応するものである。
中の処理回路１２の中の一部に対応するものである。
図中１３はＣＣＷのフェッチを行なうフェッチ回路、１
４はＣＣＷのアドレスを保持するレジスタ、１５は＋８
回路、１６はメモリバス、１７はオアゲート、１８はア
ンドゲートである。
４はＣＣＷのアドレスを保持するレジスタ、１５は＋８
回路、１６はメモリバス、１７はオアゲート、１８はア
ンドゲートである。
アドレスレジスタ１４は、ＣＨに起動がカカッたときに
ＭＥＭの所定番地からフェッチするＣＡＷがセットされ
、第１のＣＣＷのフェッチに用いられるとともに、＋８
回路で更新しながら次々とＣＣＷのアドレスを指示する
（ＣＣＷの語長が８バイトの場合） またフェッチ回路１３は、転送すべきデータバイトをす
べて転送し終えたとき（このときバイトカウント６はゼ
ロになる）、ＣＣフラグ３又はＣＤフラグ４が１゛であ
れは起動される。
ＭＥＭの所定番地からフェッチするＣＡＷがセットされ
、第１のＣＣＷのフェッチに用いられるとともに、＋８
回路で更新しながら次々とＣＣＷのアドレスを指示する
（ＣＣＷの語長が８バイトの場合） またフェッチ回路１３は、転送すべきデータバイトをす
べて転送し終えたとき（このときバイトカウント６はゼ
ロになる）、ＣＣフラグ３又はＣＤフラグ４が１゛であ
れは起動される。
これや通常のチェイン動作である。
さらに本考案ではＰＦフラグ５が“１゛であれば転送終
了前でも起動されて次ＣＣＷが先取される。
了前でも起動されて次ＣＣＷが先取される。
以上の如く本考案によればＣＣＷ中に先取可否フラグを
設けて、効率よく、かつ論理矛盾なくＣＣＷの先取りが
できる。
設けて、効率よく、かつ論理矛盾なくＣＣＷの先取りが
できる。
第１図は一般的なチャネル装置の動作説明図、第２図は
本考案によるＣＣＷの一実施例、第３図は本考案の一実
施例ブロック図である。 図中、１はコマンドコード、２はデータアドレス、３は
コマンド・チェイン・フラグ、４はデータ・チェイン・
フラグ、５は先取可否フラグ、６はバイトカウント、１
０はチャネル装置、２０は主記憶装置、３０はＩ１０装
置、１３はＣＣＷフェッチ回路である。
本考案によるＣＣＷの一実施例、第３図は本考案の一実
施例ブロック図である。 図中、１はコマンドコード、２はデータアドレス、３は
コマンド・チェイン・フラグ、４はデータ・チェイン・
フラグ、５は先取可否フラグ、６はバイトカウント、１
０はチャネル装置、２０は主記憶装置、３０はＩ１０装
置、１３はＣＣＷフェッチ回路である。
Claims (1)
- チャネル制御語（ＣＣＷ）中のコマンド・チェイン指示
フラグ及び／又はデータ・チェイン指示フラグの指定に
基づいて、次のチャネル制御語の先取りを行なう手段を
有するチャネル装置において、チャネル制御語中に先取
可否フラグを設けるとともに、該先取可否フラグが先取
り可を指示するときのみ上記先取り手段を有効化する手
段を設けたことを特徴とするチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451280U JPS6012187Y2 (ja) | 1980-02-27 | 1980-02-27 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451280U JPS6012187Y2 (ja) | 1980-02-27 | 1980-02-27 | チャネル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56127532U JPS56127532U (ja) | 1981-09-28 |
| JPS6012187Y2 true JPS6012187Y2 (ja) | 1985-04-20 |
Family
ID=29620585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2451280U Expired JPS6012187Y2 (ja) | 1980-02-27 | 1980-02-27 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6012187Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4411418A (en) * | 1982-02-12 | 1983-10-25 | Xerox Corporation | Document corner registration |
-
1980
- 1980-02-27 JP JP2451280U patent/JPS6012187Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56127532U (ja) | 1981-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878851B2 (ja) | 連結リストｄｍａ記述子アーキテクチャ | |
| KR910001555A (ko) | 데이타 프로세서 | |
| JPS6038748B2 (ja) | チヤネル装置 | |
| JPH05257866A (ja) | 入出力装置に対して実行すべき直接メモリアクセス動作を動的に連鎖する装置及び方法 | |
| JP2583525B2 (ja) | データ処理装置 | |
| JPS6012187Y2 (ja) | チャネル装置 | |
| JPS6244661B2 (ja) | ||
| JPS6232508B2 (ja) | ||
| JPH1063574A (ja) | キャッシュメモリ付プロセッサ | |
| JPS6285372A (ja) | マルチプロセツサシステムにおけるコンペアアンドスワツプ方式 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS6125168B2 (ja) | ||
| JPH0136198B2 (ja) | ||
| JPS6022768B2 (ja) | デ−タ処理方法 | |
| JPS6131894B2 (ja) | ||
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JP2811728B2 (ja) | 入出力制御装置 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH0578052B2 (ja) | ||
| JPH07191879A (ja) | デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 | |
| JPH0652086A (ja) | チャネルコマンド先取り制御方式 | |
| JPH01266630A (ja) | アドレス制御装置 | |
| JPH01193943A (ja) | マイクロコンピュータ | |
| JPS62131346A (ja) | デ−タトレ−ス装置 |