JPS6038748B2 - チヤネル装置 - Google Patents

チヤネル装置

Info

Publication number
JPS6038748B2
JPS6038748B2 JP56081215A JP8121581A JPS6038748B2 JP S6038748 B2 JPS6038748 B2 JP S6038748B2 JP 56081215 A JP56081215 A JP 56081215A JP 8121581 A JP8121581 A JP 8121581A JP S6038748 B2 JPS6038748 B2 JP S6038748B2
Authority
JP
Japan
Prior art keywords
channel
ccw
command
stop
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56081215A
Other languages
English (en)
Other versions
JPS5734235A (en
Inventor
ロジヤ−・ルイス・コ−ミア
ロバ−ト・ジエ−ムズ・デユ−ガン
リチヤ−ド・ロ−ランド・ギユイエツテ
デ−ビツド・ヘンリ−・ワンサ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5734235A publication Critical patent/JPS5734235A/ja
Publication of JPS6038748B2 publication Critical patent/JPS6038748B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 本発明はデ−タ処理システムにおける1/0装置と主記
憶との間の連鎖されたデータ転送を制御することに係り
、更に詳細に説明すれ‘よ、1/0装置と主記憶との間
で行なわれる連鎖されたデータ転送の停止及び再開を制
御することに係る。
最近の計算機システムはチャネルを含んでおり、該チャ
ネルは計算機の1/0装置と主記憶との間で行なわれる
データ転送を制御する。チャネルは1/0装置を直接制
御することから中央演算処理装置(CPU)を解放し、
データ処理が1/○動作と同時に進行することを可能に
する。1974年に発行された刊行物である「IBMシ
ステム/370解説喜一(FormNo.N:GA22
−7000一3)に記載されているように、IBMシス
テム/370のCPUは「入出力開始一命令によって1
/0装置と主記憶との間の動作を開始させる。
この命令は特定のチャネルと特定の1/0装置を指定す
る。この命令に応答して、チャネルは主記憶の所定の位
置からチャネル・アドレス・ワード(CAW)を取出す
。このCAWは記憶保護キーを指定するとともに、「入
出力開始一命令に関連する最初のチャネル指令ワード(
CCW)を指定する。CCWは実行すべき指令を指定し
、また1/0動作を開始させる指令についてはその動作
に関連する記憶領域をも指定する。チャネルはCCW中
の指令を解読してその実行を引継ぐ。この実行が完了す
る際、チャネルはCPUへ割込みを発し、そして1/0
動作の実行結果を記述するチャネル状況ワード(CSW
)の形で情報を与える。多くの適用業務では、複数のC
CWを順次に遂行することが必要である。
このような場合に各CCWごとに「入出力開始一命令及
び割込みを発生しないようにするために、連鎖(チェー
ニング)と呼ばれる手順が使用されうる。各CCWに保
持されるフラクがこの連鎖の開始を指示するために使用
される。連鎖が遂行される場合、第1のCQVで指定さ
れた情報の転送後に、第2の「入出力開始一命令やそれ
に続く割込みの介入なしに、第2のCCWが取出される
。一般に、連鎖は主記憶の連続位置に置かれた一連のC
CWの間でアドレスの昇順に生じ、新しいCCWのアド
レスは現CCWのアドレスに8を加えることによって決
定される。
もっとも、非連続位置に導かれた複数のCCWを連鎖の
ために結合することもできるが、こうするには「チャネ
ル内とび越し一と呼ばれる指令及び非連続位置に置かれ
たCCWのアドレスを保持する処の連係用CCWを使用
する必要がある。連鎖には、データ連鎖と指令連鎖の2
種類がある。
データ連鎖はCCW中のデータ連鎖をフラグをオンする
ことによって指示され、指令連鎖はCCW中の指令連鎖
フラグをオソにつることによって指示される。これらの
うち本発明の要旨に関係があるのは後者の指令連鎖であ
る。一日チャネルが指令連鎖動作を開始させると、当該
チャネルはその動作が完了するまでその1/○装置及び
動作に専用化される。しかしながら、この1/0装置の
連鎖機能への専用化を終了させることなく、この連鎖に
割込むことがいまいま必要となる。連鎖に割込む1つの
方法は、「チャネル内とび越し一指令に加えて、先に実
行されたCCWのアドレスをそのアドレス・フィールド
‘こ保持するようなCCWを使用することである。
この方法の問題点は、最後及びその次のCCWを反復的
に実行してる間に、チャネル及びサブチャネルを拘束す
るということである。連鎖に割込む他の方法は、米国特
許3728693号に開示されているように、連鎖され
たCCWの停止及び再開を行なうことである。
この方法によれば、1/0装置は連鎖に割込むことがで
きるが、プログラムを再開すべきか否かを決定するため
にチャネルとの接続を定期的に再確立しなければならな
い。この結果、この停止された動作中にはチャネルを他
の1/0装置の動作を制御するために利用することがで
きなくなる。米国特許第3898623号には、連鎖さ
れた指令の実行を停止及び再開させる機能を備えたチャ
ネルが開示されている。
この特許に開示された方式によれば、チャネルは或る1
/0装置が停止されている間に他の1/0装麗に関する
動作を実行することができる。発明の要約 本発明に従って、CPU又はチャネルを過度に拘束しな
いで、停止及び再開機能をプログラマにより働かせるこ
とができるようにした手段が設け ‐られる。
このため、CCW及びCAWには以下で「停止制御フラ
グ」と呼ばれる追加のビットがそれぞれ設けられる。C
AWの停止制御フラグがオンにされ且つこのCAWによ
って識別される連鎖中の(1以上の)CCWの停止制御
フラグがオンにされる場合、本発明に従って構成される
チャネルは停止制御フラグをオンにされたCCWに達し
たとき1/0装置に関する動作を停止させるとともに、
その停止を生ぜしめたCCWの主記憶アドレスを識別す
るCSWを格納する。停止された動作を再開させるめに
、「入出力再開」と呼ばれる新しい命令が提供される。
この「入出力再開一命令は特定の1/0装置の動作再開
を指定するとともに、停止された特定の1/0装置及び
停止された動作を遂行するために使用されるチャネルを
識別する。連鎖された機能が停止されている間、この1
/0装置はこのチャネルから切断される。かくて、この
チャネルは他の1/0装置に関する動作を制御するため
に自由となるので、先行技術と比較するとチャネル又は
プロセッサの拘束の程度は著しく低くなる。従って、本
発明の目的は、指令連鎖動作を停止及び再開させるため
の新しい方式を提供することにある。
本発明の他の目的は、指令連鎖動作の進行状況を制御す
る手段を備えたCPUを提供することにある。
本発明の他の目的は、チャネル又はCPUを拘束しない
で、指令連鎖動作をCPUにより制御することにある。
実施態様の説明本発明は、前記刊行物「IBh4システ
ム/370解説善一の記述に従って動作するデータ処理
システムに関連して説明される。
米国特許第3488633号は一般的なチャネル動作を
開示しており、その説明は必要に応じて本明細書に導入
される。
また、前掲の米国特許第3898623号に開示された
チャネル構成の説明も、本明細書の一部として導入され
る。
既に指摘したように、1ノ○資源が高度に使用される環
境でシステム性能を改善するために、1/0動作の連鎖
式スケジューリングと呼ばれるプログラミング技法が利
用される。
この技法によれば、新しい1/0動作は既に実行中の指
令連鎖の終りもこ連鎖される。このようにチャネル中の
指令連鎖を介・して新しい1/0動作が開始される場合
にはシステム性能が改善されるが、これは先の1/0動
作の終了に伴なつて割込みをかけ、次いで「入出力開始
」又は「早期リリース入出力開始一命令によって新しい
1ノ○動作を開始させる通常の技法に比較して効率的で
あるという理由による。この指令連鎖を有効に行なうた
めには、チャネルが指令連鎖の最後の指令を実行する前
に、プログラムは新しい指令を該指令連鎖へ追加しなけ
ればならない。
このことは常に満足されるとは限らないから、この技法
の有効性は、プログラムにより新しいC〇Vが追加され
る前にチャネルが指令連鎖の最後のCCWを実行する回
数に応じて減少する。後者の場合には、1/0装置で新
しい1/○動作を開始させるために、1/0割込み‐1
/○再駆動が必要になることはいうまでもない。本発明
が意図する如きチャネル・プログラム実行の停止及び再
開技法を導入すると、プログラムは(指令連鎖の)最後
のCCWに対する競争に常に先んじることができる。こ
のため、CCW中の新しいフラグ・ビットが定義され、
チャネルはこのフラグ・ビットを保持するCCWを実行
する前に、そのチャネル・プログラムの実行を停止する
ようにされる。もし必要とあれば、プログラムはチャネ
ルにプログラム制御割込みを行なわせることによってこ
の停止を知らされる。さらに、停止されたチャネル・プ
ログラムの実行をチャネルによって再開させるための新
しい1/0命令が定義される。この新しい1/0命令を
実行するに必要なオーバーヘッドは、公知の「入出力開
始」又は「早期リリース入出力開始J命令を実行する場
合のそれよりも小さい。このように新しい停止制御フラ
グ及び新しい1/0命令を使用することによって、プロ
グラムはチャネル・プログラム実行の進行状況を制御す
ることができ、かくてチャネル・プログラム終了時の不
要な割込み及びそれに伴なう1/0再駆動を回避するこ
とができる。停止されたチャネル・プログラム実行が1
/0インタフェースを拘束しないようにするため、チャ
ネル・プログラムの停止及び再開を知る必要のない既存
のすべての1/0装置や新しい任意の1/0装置はそれ
らを通常の終了及び開始シーケンスとして扱う。これら
の1/0装置は停止信号を1つの指令連鎖の終了として
扱かい、そして再開信号を「入出力開始」又はr早期リ
リース入出力開始一命令によって通知された新しい指令
連鎖の開始として扱かう。しかしながら、チャネルはこ
れら2つの指令連鎖を、一時的に停止され且つ後に再開
されるような1つのチャネル・プログラムとして扱かう
。第1図は32ビットから成る従来の1/0命令、たと
えば「SIO」とも略称される「入出力開始」命令の様
式を例示する。
この命令様式は、命令コード・フィールド10、基底フ
ィールド12及び変位フィールド14から成る。命令コ
ード・フィールド10は16ビット長であり、その内容
により「入出力開始」、「入出力テストハ「入出力停止
」及び「チャネル・テスト一命令を記述する。基底フィ
ールド12及び変位フィールド14から成る第2オペラ
ンド・アドレスのビット16一31は、この命令が適用
されるチャネル、サブチヤネル及び1/0装置を識別す
る。命令コードとしてに00を有する「入出力開始一命
令が与えられる場合、この命令で識別されたチャネルは
主記憶の所定の位置からCAWを取出す。
第2図はこのCAWの様式を示す。これは先行技術の「
入出力開始」動作と同じである。CAWは本質的には間
接アドレスであって、実行すべき(指令を保持する)C
CWのアドレスをチャネル及び1/0装置へ供給する。
CAWは32ビットから成り、キー・フィールド18及
びCAWアドレス・フィールド20を含む。キー・フィ
ールド18は、1/0動作中に主記憶が参照される場合
には、主記憶中の記憶保護キーと一致させられる。CC
Wアドレス・フィールド20は、遂行すべき特定の1/
0動作を言己述するCCWのアドレスを指定する。本発
明のCAWは、そのビット位置4に停止制御フラグを含
むという点で、先行技術のCAWと異なる。このフラグ
がオンにされると、停止制御が指定される。一方、この
フラグがオフにされると、どのCCWにおいても停止制
御は指定されない。この停止制御のフラグのセッティン
グは、当該CAWによって識別されるチャネル・プログ
ラムのすべてのCCWに適用される。第3図はCCWの
様式を示す。
図示の如くCCWは、8ビット長の指令コード・フィー
ルド22、24ビット長のデータ・アドレス・フィール
ド24、5ビット長のフラグ・フィールド26、3ビッ
ト長のバッファ・フィールド28及び16ビット長のカ
ウント・フィールド30を含む。ビット位置40−47
は無視される。指令コード・フィ−ルド22は、読取り
、書出し等の実行すべき動作を指定する。データ・アド
レス・フィールド24は、データを書込み又は読取るべ
き主記憶のアドレスを指定する。カウント・フィールド
30は、転送すべきデータ・バイトの数を指定する。フ
ラグ・フィールド26は、各1ビット長のデータ連鎖フ
ラグ、指令連鎖フラグ、誤長表示抑制フラグ、スキップ
・フラグ及びプログラム制御割込みフラグから成る。ビ
ット位置32の指令連鎖フラグは、プログラマに対し、
1つの「入出力開始」又は「早期リリース入出力開始一
命令で以て多重1/0動作を開始するオプションを与え
る。
特定のCCWのカウントが用し、尽され且つその指令連
鎖フラグがオンである場合、チャネルは次のCCWを取
出す。このCCWは「チャネル内とび越し一動作又は実
行すべき新しい1/0動作を指定する。これはまた1つ
の指令が或る種の補助機能、たとえばデータ転送の終了
時におけるテープ巻戻しの如き補助機能を指定すること
を可能にする。指令連鎖に関連して状況修飾ビットを使
用すると、チャネルは1/0装置によって供給される信
号に応答して通常の動作シーケンスを変更することがで
きる。指令連鎖は常に新しい1/0動作の開始を含むか
ら、その使用については何らの制限もない。チャネル・
プログラムの最初のCCW又は指令連鎖中に取出される
CCWのビット位置38に設けられる停止制御フラグが
有効にオンされると、このフラグを保持するCCWを実
行する前にチャネル・プログラムの実行が停止される。
前記の有効な停止制御フラグを保持する有効なCQVが
取出される場合、チャネルは停止機能を遂行する。
この停止機能により、チャネル・プログラムの実行は停
止制御フラグを保持するCCWを実行する前にサブチヤ
ネルで停止され、そしてこのチャネル・プログラム実行
の停止が1/0装置へ指示される。もし停止制御フラグ
を保持するCCWがプログラム制御割込みフラグをも保
持するならば、割込み条件が生成されて先行技術と同様
にサブチャネル又は1/0装置で保留される。
このプログラム制御割込みは受付け可能にされるとプロ
グラムに提示されるが、これはチャネル・プログラムの
実行が停止されるか否かということには無関係である。
停止制御フラグは、チャネル・プログラムの最初のCC
W又は指令連鎖中に取出されるCCWにセットされうる
但し、‘1にAW中の停止制御フラグがオフにされてい
るか、‘21データ連鎖中にCCWが取出されるか、又
は糊サブチャネルで停止機能が利用できない場合には、
CCW中の停止制御フラグは有効ではなく、そしてプロ
グラム・チェック割込みが認識される。第4図はCSW
の様式を示す。
図示の如くCSWは、キー・フイールド32、バツフア
・フイールド34、指令アドレス・フィールド36、バ
ッファ・フィールド38、装置状況フィールド40、チ
ャネル状況フィールド42及びカウント・フィールド4
4を含む。CSWは、1/0装置の状況又は1/0動作
が終了したときの条件をプログラムに知らせるための鰍
らきを有する。キー・フィールド32は、当該1/0動
作のために使用されたキーを保持する。指令アドレス・
フィールド36は、遂行中の1/0動作に使用された最
後の指令アドレスよりも8(バイト)だけ大きいアドレ
スを指定する。8ビット長の装置状況フィールド40‘
ま、チャネルへ現に接続されている1/0装置の状況を
記述する。
この装置状況フィールド40によって指示される諸条件
には、注意、制御装置終了、使用中、チャネル終了、装
置終了、装置チェック、装置例外、等がある。これらの
各条件は、状況修飾ビットによって変更されうる。CS
Wのビット4がオンにされると、これは当該状況に関連
するサブチャネルが割込み発生時にチャネル・プログラ
ムの実行を停止したことを指示する。チャネル・プログ
ラムの実行がサブチャネルで停止されるのは、有効な停
止制御フラグを有するCCWをチャネルが取出すときか
ら、チャネル・プログラムの実行がそのサブチャネルで
終了されるか、又はCPUによってこのサブチヤネルへ
「入出力再開一命令が発せられるまでである。
この停止期間中、CSWの格納はプログラム制御割込み
条件の結果としてのみ行なわれうる。先行技術と同様に
、プログラム制御割込み条件は、停止制御フラグを保持
するCCW中のプログラム制御割込みフラグに応じて、
又はサブチャネルで実行中の指令連鎖で先に取出された
CCW中のプログラム制御割込みフラグに応じて発生さ
れうる。停止制御条件は、川1/0命令の実行結果とし
て格納されるCSW、{211/0動作又は連鎖動作の
終了が原因で発生されるような1/0割込み条件の結果
として格納されるCSW、及び{31サブチャネルで1
/0動作又は連鎖動作が進行中でないとき1/0割込み
の結果として格納されるCSW、のいずれにも指示され
ない。
第5図は、「RIO」とも略称される「入出力再開J命
令の様式を示す。
この「入出力再開」機能が実行されると、停止を生ぜし
めた停止制御フラグがプログラムによってオフにされた
ことを条件として、現に停止されている1ノ0動作が1
/0装置で再開される。もし停止制御フラグがオンに留
まっているか、又はもし1/0動作が現に停止されてい
なければ、この命令は何ら影響しない。この命令は、C
PUが監視プログラム状態にある場合にのみ実行される
。さもなければ、特権命令例外が認識され、その動作は
抑止される。第2オペランド・アドレスのビット16−
31は、第1図に示す命令様式と同様に、この命令が適
用されるチャネル、サブチャネル及び1/0装置を識別
する。
もしチャネルが使用可能でなければ、先行技術と同様に
条件コード3がセットされ、いかなる動作も行なわれな
い。
もしチャネルが使用可能であれば、条件コード0がセッ
トされる。もしチャネル・プログラムの実行が現に停止
されているか又はサブチャネルで停止の過程にあるなら
ば、チャネルは「再開」機能を遂行するように通知され
る。もしチャネル・プログラムの実行が現に停止されて
いないか又はサブチャネルで停止の過程になければ、「
再開」機能はチャネルによって遂行されない。もし有効
な停止制御フラグを保持するCCWがチャネルによって
取出されたにも拘わらず、「停止」機能がまだ完了して
いなければ、チャネル・プログラムの実行は停止の過程
にある。「再開」機能は、論理的には刺激を与えた「入
出力再開一命令の実行後に且つそれと非同期的に、チャ
ネルによって遂行される。この「再開」機能の結果、チ
ャネルは該チャネルに「停止」機能を遂行せしめたCC
Wを再び取出し、このCCWを通常の場合は1つの例外
を伴なつて処理する。この例外は次のようなものである
。即ち、もしチャネル・プログラム実行の停止が1/0
装置へ指示され且つ「再開」機能に応じてチャネルがこ
の1/0装簿で新しい1/0動作を開始させるならば、
チャネルはこの1/0装置に対しチャネル・プログラム
の実行が新しい1/0動作で以て再開中であることを指
示するということである。「入出力再開一命令の第2オ
ペランド・アドレスは、先行技術の「入出力開始一命令
と同様に、目標とする1/0装置の1/0アドレスとし
て解議される。この1/0アドレスは「入出力再開」命
令を実行中のCPUへ現に接続されたチャネル・セット
について解読されるから、この「入出力再開一命令が正
しいチャネル・セットへ発行されることを保証するのは
この「入出力再開一命令を発行したプログラムの責任で
ある。停止/再開機構を備えたシステムは、次の命令コ
ードを解読する。
命令コード 解読結果KO0
入出力開始斑01
早期liリース入出力開始約02
入出力再開父03‐KFF 無
効命令もし停止制御フラグを保持するCCWにプログラ
ム制御割込みフラグが含まれるならば、このCGVが該
停止制御フラグのために実行されないとしても多重のプ
ログラム制御割込みが生じうQ。
前記したように、第6図のCPU60が第1図の様式を
有する1/0命令を実行するとき、1/○動作が開始さ
れる。
この命令は、動作の種類、チャネル・アドレス、選択す
べき1/0制御装置及び1/0装瞳を指定する。米国特
許第3488633号に記述された手順に従って、チャ
ネル62は「入出力開始一命令に応答して主記憶64の
所定の位置をアクセスし、そこから第2図の様式を有す
るCAWを取出し、かくて一連のCCWのうち最初のC
CWが置かれた主記憶64の或る位置を決定する。次い
で、チャネル62は第3図の様式を有する最初のCCW
を主記憶64から取出し、これをC〇Vレジスタ66に
置く。各CCWには、指令コード・フィールド、主記憶
64の位置を指定するデータ・アドレス・フィールド、
この位置で開始する転送データ・バイトの数を指示する
カウント・フィールドが含まれる。チャネル62は、最
初のCCWのデータ・アドレス・フィールド及びカウン
ト・フイ−ルドによって指定された位簿にあるデータに
ついて、該CCWの指令コード・フィールドで指定され
た動作を実行する。
もしこのCCWのビット32(指令連鎖フラグ)が1へ
セットされているならば、指令連鎖が指示されるので、
この最初のCCWを完了した後は、次のCCW又は指定
された位置にある他のCCWがチャネル62によって主
記憶64から取出され、CCWレジスタ66に置かれて
実行される。CCWのビット38(停止制御フラグ)が
0へセットされている限り、チャネル62は主記憶64
からCCWを順次に取出し、これを先行技術と同機に実
行する。しかしながら、ビット38を1へセットされた
CCWに達したときは、チャネル62はインタフース制
御76を通して1/0装置の動作を停止させる。ビット
38を1へセットされたCCWの主記憶アドレスは、以
下で説明する特定の条件下で、コマンド・アドレス・レ
ジス夕70から装置制御ワmド(UCW)記憶72へ供
給される。また、この停止機能に包含される1/0装置
は、チャネル及びサブチヤネルから切断される。かくて
、チャネルは他の1/○装置について動作することがで
きるようになる。しかしながら、第5図の「入出力再開
・一命令が発行されるまで、当該1/0装麿及びサブチ
ャネルは停止機能へ専用化されたままもこ留まる。一層
詳細に説明すると、停止動作は停止/再開制御74(第
7図)によって制御される。第6図及び第7図を参照す
るに、ビット32の指令連鎖フラグ及びビット38の停
止制御フラグを1へセットされたCCWが第6図のCC
Wレジスタ66に置かれるとき、もしこのCCWを識別
するCAWのビット4が1へセットされており且つCC
W取出制御80によって指示されるようにこのCCWが
有効なCCWであるならば、コマンド・アドレスをUC
W記憶72へゲートするために「CATOUCW」と呼
ばれる信号が使用される。第7図に示すように、この諸
信号の組合わせはまた1/0装置のための「停止」信号
をも発生し、これをインタフェース制御76へ供給する
。かくて、インタフェース制御76は前記したように停
止すべき1/0装置をチャネル及びサブチャネルから切
断する。チャネル及びサブチヤネルは、この1/0装置
を識別する「入出力再開一命令がCPU 6川こよって
実行されるまで、停止されたままに留まる。
「入出力再開一命令を実行する場合、CPU60‘ま「
入出力再開」信号及びその装置アドレスを停止/再開制
御74へ送る。停止/再開制御74はこれに応じて「選
択」信号を発生し、これを1/0装置のアドレスととも
にインタフェース制御76へ送り、該制御はこれに応じ
て停止された1/0装置に対する制御を選択する。「入
出力再開」信号を受取る場合、停止/再開制御74は、
UCW記憶72をアクセスして停止された1/0装置の
貯蔵されたコマンド・アドレスをコマンド・アドレス・
レジスタ70へ供給するための「UCW TOCAR」
信号をも発生する。また停止/再開制御74はCCW取
出制御80へ「CCW取出」信号を与えるので、これに
よりコマンド・アドレス・レジスタ70中のアドレスは
主記憶64の指定されたアドレスからCCWレジスタ6
6へCCWを取出すために使用される。もしこのように
して再び取出されたC〇Vがビット38を1へセットさ
れていなければ、先行技術と同様に指令連鎖が行なわれ
る。
【図面の簡単な説明】
第1図は公知の1/0命令の様式を示す図、第2図は本
発明に従ったチャネル・アドレス・ワード(C州V)の
様式を示す図、第3図は本発明に従ったチャネル指令ワ
ード(CCW)の様式を示す図、第4図はチャネル状況
ワード(CSW)の様式を示す図、第5図は本発明に従
った「入出力再開一命令の様式を示す図、第6図は本発
明を包含するデータ処理システムのブロック図、第7図
は第6図の停止/再開制御の論理を示す図である。 60・・・…CPU、62・・・・・・チヤネル、64
・・・・・・主記憶、66・・・・・・CQyレジス夕
、70・・・…コマンド・アドレス・レジスタ、72・
・・・・・UCW記憶、74・・・…停止/再開制御、
76・・・・・・インタフェース制御、80・・・・・
・CCW取出制御。 FIG,IFIG,2 FIG.3 FIG.4 FIG.5 FIG.6 FIG.7

Claims (1)

  1. 【特許請求の範囲】 1 プロセツサによつて実行される入出力開始命令の如
    きプログラムされた入出力命令に応答して主記憶からチ
    ヤネル・アドレス・ワード(CAW)を取出し、次いで
    このCAWによつて識別される連鎖中の一連のチヤネル
    指命ワード(CCW)を前記主記憶から順次に取出して
    これらのCCWを1つのサブチヤネルを通して特定の入
    出力装置により順次に実行させるようにしたチヤネル装
    置であつて: 前記CAWが実行停止表示を保持する場
    合にのみ前記一連のCCWのうちの1つのCCWに保持
    される実行停止表示に応答して該CCWの箇所で前記一
    連のCCWの実行を停止させるとともに、前記入出力装
    置を当該チヤネル装置から切断させるための停止制御手
    段と; プログラムされた命令に応じて前記プロセツサ
    から当該チヤネル装置へ事後的に供給される指令に応答
    して前記一連のCCWの実行を前記実行停止表示を保持
    するCCWの箇所から継続させるための再開制御手段と
    を備えて成る、チヤネル装置。 2 前記停止制御手段は前記入出力装置の動作が一時的
    に停止されたという表示及び前記1つのCCWのアドレ
    スを保持するチヤネル状況ワード(CSW)を前記主記
    憶に格納するための手段を含む特許請求の範囲第1項記
    載のチヤネル装置。 3 前記再開制御手段は前記CSWに保持されたアドレ
    スにあるCCWから前記一連のCCWの実行を再開させ
    るための手段を含む特許請求の範囲第2項記載のチヤネ
    ル装置。
JP56081215A 1980-07-14 1981-05-29 チヤネル装置 Expired JPS6038748B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US168876 1980-07-14
US06/168,876 US4374415A (en) 1980-07-14 1980-07-14 Host control of suspension and resumption of channel program execution

Publications (2)

Publication Number Publication Date
JPS5734235A JPS5734235A (en) 1982-02-24
JPS6038748B2 true JPS6038748B2 (ja) 1985-09-03

Family

ID=22613318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56081215A Expired JPS6038748B2 (ja) 1980-07-14 1981-05-29 チヤネル装置

Country Status (4)

Country Link
US (1) US4374415A (ja)
EP (1) EP0043910B1 (ja)
JP (1) JPS6038748B2 (ja)
DE (1) DE3175613D1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226253A (ja) * 1986-03-28 1987-10-05 Hitachi Ltd デ−タ転送制御方法
JPS63116257A (ja) * 1986-11-04 1988-05-20 Nippon Telegr & Teleph Corp <Ntt> フアイル制御装置
GB2259166B (en) * 1991-08-30 1995-05-03 Intel Corp Transparent system interrupts with automated input/output trap restart
US5291600A (en) * 1991-10-23 1994-03-01 At&T Bell Laboratories Recovery of in-core disk data
US5367661A (en) * 1992-11-19 1994-11-22 International Business Machines Corporation Technique for controlling channel operations in a host computer by updating signals defining a dynamically alterable channel program
JPH06214897A (ja) * 1992-12-14 1994-08-05 E Syst Inc 誤り状態検出時に周辺装置に記憶したデータの損失を最少にする方法
US5584039A (en) * 1993-11-08 1996-12-10 International Business Machines Corporation System for coordinating execution of multiple concurrent channel programs without host processor involvement using suspend and resume commands to control data transfer between I/O devices
JP3174211B2 (ja) * 1994-01-25 2001-06-11 富士通株式会社 バッファストレイジのムーブイン制御方法
US5613163A (en) * 1994-11-18 1997-03-18 International Business Machines Corporation Method and system for predefined suspension and resumption control over I/O programs
US5758187A (en) * 1996-03-15 1998-05-26 Adaptec, Inc. Method for enhancing performance of a RAID 1 read operation using a pair of I/O command blocks in a chain structure
US5768621A (en) * 1996-03-15 1998-06-16 Adaptec, Inc. Chain manager for use in executing a chain of I/O command blocks
US5797034A (en) * 1996-03-15 1998-08-18 Adaptec, Inc. Method for specifying execution of only one of a pair of I/O command blocks in a chain structure
US5812877A (en) * 1996-03-15 1998-09-22 Adaptec, Inc. I/O command block chain structure in a memory
US7802026B2 (en) * 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7500023B2 (en) * 2006-10-10 2009-03-03 International Business Machines Corporation Facilitating input/output processing by using transport control words to reduce input/output communications
US7502873B2 (en) * 2006-10-10 2009-03-10 International Business Machines Corporation Facilitating access to status and measurement data associated with input/output processing
US7917813B2 (en) * 2008-02-14 2011-03-29 International Business Machines Corporation Exception condition determination at a control unit in an I/O processing system
US8001298B2 (en) * 2008-02-14 2011-08-16 International Business Machines Corporation Providing extended measurement data in an I/O processing system
US8108570B2 (en) * 2008-02-14 2012-01-31 International Business Machines Corporation Determining the state of an I/O operation
US7941570B2 (en) * 2008-02-14 2011-05-10 International Business Machines Corporation Bi-directional data transfer within a single I/O operation
US8214562B2 (en) * 2008-02-14 2012-07-03 International Business Machines Corporation Processing of data to perform system changes in an input/output processing system
US8196149B2 (en) * 2008-02-14 2012-06-05 International Business Machines Corporation Processing of data to determine compatability in an input/output processing system
US7904605B2 (en) * 2008-02-14 2011-03-08 International Business Machines Corporation Computer command and response for determining the state of an I/O operation
US8095847B2 (en) * 2008-02-14 2012-01-10 International Business Machines Corporation Exception condition handling at a channel subsystem in an I/O processing system
US7840717B2 (en) * 2008-02-14 2010-11-23 International Business Machines Corporation Processing a variable length device command word at a control unit in an I/O processing system
US8176222B2 (en) * 2008-02-14 2012-05-08 International Business Machines Corporation Early termination of an I/O operation in an I/O processing system
US7899944B2 (en) * 2008-02-14 2011-03-01 International Business Machines Corporation Open exchange limiting in an I/O processing system
US8312189B2 (en) * 2008-02-14 2012-11-13 International Business Machines Corporation Processing of data to monitor input/output operations
US9052837B2 (en) 2008-02-14 2015-06-09 International Business Machines Corporation Processing communication data in a ships passing condition
US7890668B2 (en) 2008-02-14 2011-02-15 International Business Machines Corporation Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US8117347B2 (en) 2008-02-14 2012-02-14 International Business Machines Corporation Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system
US7937507B2 (en) * 2008-02-14 2011-05-03 International Business Machines Corporation Extended measurement word determination at a channel subsystem of an I/O processing system
US8166206B2 (en) * 2008-02-14 2012-04-24 International Business Machines Corporation Cancel instruction and command for determining the state of an I/O operation
US8478915B2 (en) 2008-02-14 2013-07-02 International Business Machines Corporation Determining extended capability of a channel path
US8082481B2 (en) * 2008-02-14 2011-12-20 International Business Machines Corporation Multiple CRC insertion in an output data stream
US7904606B2 (en) * 2008-07-31 2011-03-08 International Business Machines Corporation Transport control channel program chain linked branching
US8055807B2 (en) * 2008-07-31 2011-11-08 International Business Machines Corporation Transport control channel program chain linking including determining sequence order
US7937504B2 (en) * 2008-07-31 2011-05-03 International Business Machines Corporation Transport control channel program message pairing
US8332542B2 (en) 2009-11-12 2012-12-11 International Business Machines Corporation Communication with input/output system devices
US8738811B2 (en) 2011-06-01 2014-05-27 International Business Machines Corporation Fibre channel input/output data routing system and method
US8583988B2 (en) 2011-06-01 2013-11-12 International Business Machines Corporation Fibre channel input/output data routing system and method
US8677027B2 (en) 2011-06-01 2014-03-18 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364854B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US8364853B2 (en) 2011-06-01 2013-01-29 International Business Machines Corporation Fibre channel input/output data routing system and method
US9021155B2 (en) 2011-06-01 2015-04-28 International Business Machines Corporation Fibre channel input/output data routing including discarding of data transfer requests in response to error detection
US8473641B2 (en) 2011-06-30 2013-06-25 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8549185B2 (en) 2011-06-30 2013-10-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8312176B1 (en) 2011-06-30 2012-11-13 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8346978B1 (en) 2011-06-30 2013-01-01 International Business Machines Corporation Facilitating transport mode input/output operations between a channel subsystem and input/output devices
US8918542B2 (en) 2013-03-15 2014-12-23 International Business Machines Corporation Facilitating transport mode data transfer between a channel subsystem and input/output devices
US8990439B2 (en) 2013-05-29 2015-03-24 International Business Machines Corporation Transport mode data transfer between a channel subsystem and input/output devices
JP5840173B2 (ja) * 2013-06-21 2016-01-06 京セラドキュメントソリューションズ株式会社 情報処理装置、入出力制御部の再起動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3528062A (en) * 1968-07-05 1970-09-08 Ibm Program interlock arrangement,including task suspension and new task assignment
US3725864A (en) * 1971-03-03 1973-04-03 Ibm Input/output control
US3728693A (en) * 1972-04-28 1973-04-17 Burroughs Corp Programmatically controlled interrupt system for controlling input/output operations in a digital computer
US3898623A (en) * 1973-06-05 1975-08-05 Ibm Suspension and restart of input/output operations
US4060849A (en) * 1975-10-28 1977-11-29 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Data input and output controller

Also Published As

Publication number Publication date
JPS5734235A (en) 1982-02-24
EP0043910A2 (en) 1982-01-20
EP0043910A3 (en) 1984-10-10
DE3175613D1 (en) 1987-01-02
US4374415A (en) 1983-02-15
EP0043910B1 (en) 1986-11-12

Similar Documents

Publication Publication Date Title
JPS6038748B2 (ja) チヤネル装置
JP3953118B2 (ja) 入出力操作の実行を制御するための方法およびシステム
KR910005997B1 (ko) 데이타 처리장치에 있어서 오퍼레이팅 시스템 슈퍼바이저 방법 및 장치
KR100225744B1 (ko) 동적연쇄화조작동안레이스상태를막는방법및장치
JPS63501454A (ja) データプロセッサ制御装置
US5493664A (en) Microcomputer that transfers address and control to a debugging routine when an input address is a breakpoint address and a user accessible register for signalling if the breakpoint address is from the cache memory or a main memory
US4819203A (en) Control system for interruption long data transfers between a disk unit or disk coche and main memory to execute input/output instructions
US5799144A (en) Microcomputer for resolving problems found in a program stored in a ROM
US4310882A (en) DAS Device command execution sequence
JPS5851327A (ja) 入出力制御システム
WO1989003089A2 (en) Cache/disk system having command selection based on disk access time
JPS6012187Y2 (ja) チャネル装置
JPS6212531B2 (ja)
JPS6240749B2 (ja)
JP2518029B2 (ja) 入出力制御方式
JP2004062449A (ja) マイクロプロセッサおよびその処理方法
JPS6048563A (ja) チャネル制御方式
JP2707770B2 (ja) リモートチャネルシステムのデータチェイン制御方法
JPS59144955A (ja) 情報処理装置
JPH0652086A (ja) チャネルコマンド先取り制御方式
JPS60230238A (ja) マイクロプログラム制御装置
JPS6028023B2 (ja) 入出力命令高速化方式
JPS6238747B2 (ja)
JPH04175927A (ja) プログラムのパッチ方式
JPH08137736A (ja) 記憶装置