JP3513291B2 - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JP3513291B2
JP3513291B2 JP32534195A JP32534195A JP3513291B2 JP 3513291 B2 JP3513291 B2 JP 3513291B2 JP 32534195 A JP32534195 A JP 32534195A JP 32534195 A JP32534195 A JP 32534195A JP 3513291 B2 JP3513291 B2 JP 3513291B2
Authority
JP
Japan
Prior art keywords
transfer
data
unit
address
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32534195A
Other languages
English (en)
Other versions
JPH09160864A (ja
Inventor
力哉 岡本
裕一 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32534195A priority Critical patent/JP3513291B2/ja
Priority to US08/719,420 priority patent/US6058251A/en
Publication of JPH09160864A publication Critical patent/JPH09160864A/ja
Application granted granted Critical
Publication of JP3513291B2 publication Critical patent/JP3513291B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、転送元メモリから
データを読み出して転送先メモリに転送するデータ転送
装置に関し、特に、高速転送を実現しつつ、データ転送
要求発行元に対して、バスの持つアドレスバウンダリ規
約を意識させないようにするデータ転送装置に関する。
【0002】
【従来の技術】メモリ間のデータ転送を行うデータ転送
装置のひとつであるDMAコントローラは、DMA情報
(転送元アドレス/転送先アドレス/転送量/転送単
位)が与えられると、CPUを介さずに、転送元メモリ
からデータを読み出して転送先メモリに転送する処理を
実行する。このDMAコントローラに接続されるバス
は、アドレスによりアクセス可能となるデータ長が異な
るというアドレスバウンダリ規約を持つ。DMA転送に
あたっては、データ転送要求発行元に対して、このバス
の持つアドレスバウンダリ規約を意識させないようにし
ていくことが好ましい。
【0003】通常、DMA転送を行うバスは、アドレス
によりアクセス可能となるデータ長が異なるというアド
レスバウンダリ規約を持つ。例えば、0番地からの転送
については、1/2/4/8/16バイトのアクセスが
可能であり、1番地からの転送については、1バイトし
かアクセスできず、2番地からの転送については、1/
2バイトのアクセスが可能であり、3番地からの転送に
ついては、1バイトしかアクセスできず、4番地からの
転送については、1/2/4バイトのアクセスが可能で
あり、5番地からの転送については、1バイトしかアク
セスできず、6番地からの転送については、1/2バイ
トのアクセスが可能であるというように、アドレスによ
りアクセス可能となるデータ長が異なるというアドレス
バウンダリ規約を持っている。
【0004】これから、DMAを使用してデータ転送を
行わせる場合には、アドレスに応じて転送単位を選択し
ていく必要がある。従来では、アドレスに応じて転送単
位を選択していくことが大変なことから、転送単位を全
てのアドレスでアクセスが可能となる最小単位(例えば
1バイト)に制限するという方法を採っていた。
【0005】また、転送単位を最小単位に制限しない場
合には、データ転送要求発行元に対して、バスの持つア
ドレスバウンダリ規約と適合しない転送元アドレスや転
送先アドレスや転送量の指定を禁止するという方法を採
ったり、転送元アドレスや転送先アドレスや転送量をバ
スの持つアドレスバウンダリ規約に適合するように要求
するという方法を採ることで、アドレスと転送単位との
間に不適合が起きないようにするとともに、転送先と転
送元の2つのアドレスバウンダリ規約の差を吸収するよ
うにしていた。
【0006】
【発明が解決しようとする課題】しかしながら、転送単
位を最小単位に制限するという従来技術に従っている
と、データ転送速度が低下するという問題点があった。
【0007】また、データ転送要求発行元に対して、バ
スの持つアドレスバウンダリ規約と適合しない転送元ア
ドレスや転送先アドレスや転送量の指定を禁止したり、
転送元アドレスや転送先アドレスや転送量をバスの持つ
アドレスバウンダリ規約に適合するように要求するとい
う従来技術に従っていると、データ転送要求発行元がバ
スの持つアドレスバウンダリ規約を意識しなければなら
ないという問題点があった。そして、更に、この後者の
従来技術に従うと、データ転送要求発行元が適合要求を
満たすべくシフト処理等を実行しなければならないとい
う問題点があった。
【0008】本発明はかかる事情に鑑みてなされたもの
であって、高速転送を実現しつつ、データ転送要求発行
元に対して、バスの持つアドレスバウンダリ規約を意識
させないことを実現する新たなデータ転送装置の提供を
目的とする。
【0009】
【課題を解決するための手段】図1に本発明の原理構成
を図示する。図中、1は本発明を具備するデータ転送装
置であって、メモリ間でデータを転送するもの、2はデ
ータ転送装置1に接続される転送元メモリ、3はデータ
転送装置1に接続される転送先メモリ、4はデータ転送
装置1と転送元メモリ2とを接続するバス、5はデータ
転送装置1と転送先メモリ3とを接続するバスである。
【0010】本発明のデータ転送装置1は、バッファ手
段10と、規約テーブル手段11と、選択手段12と、
特定手段13と、第2の特定手段14と、第3の特定手
段15と、決定手段16と、第2の決定手段17と、第
3の決定手段18と、第1の格納手段19と、第2の格
納手段20と、転送制御手段21と、主制御手段22と
を備える。
【0011】このバッファ手段10は、転送先メモリ3
に転送するデータを一時的に保持する。規約テーブル手
段11は、バス4,5の持つアドレスバウンダリ規約を
管理する。選択手段12は、転送先アドレスか転送元ア
ドレスのいずれか一方を基準アドレスとして選択する。
【0012】特定手段13は、規約テーブル手段11を
参照することで、選択手段12の選択する基準アドレス
の指すバス・アドレスバウンダリ規約が指定する最大許
容転送単位を特定する。
【0013】第2の特定手段14は、選択手段12が転
送先アドレスを選択するときに、規約テーブル手段11
を参照することで、転送元アドレスの指すバス・アドレ
スバウンダリ規約が指定する最大許容転送単位を特定す
る。
【0014】第3の特定手段15は、選択手段12が転
送元アドレスを選択するときに、規約テーブル手段11
を参照することで、転送先アドレスの指すバス・アドレ
スバウンダリ規約が指定する最大許容転送単位を特定す
る。
【0015】決定手段16は、残されている転送量と、
特定手段13の特定する最大許容転送単位とから、選択
手段12が転送先アドレスを選択するときには、転送先
メモリ3に送出する転送単位を決定し、選択手段12が
転送元アドレスを選択するときには、転送元メモリ2か
ら読み出す転送単位を決定する。ここで、決定手段16
は、転送先メモリ3に送出する最大転送単位が指定され
るときには、その最大転送単位の範囲に収まることを条
件にして、転送先メモリ3に送出する転送単位を決定
し、また、転送元メモリ2から読み出す最大転送単位が
指定されるときには、その最大転送単位の範囲に収まる
ことを条件にして、転送元メモリ2から読み出す転送単
位を決定する。
【0016】第2の決定手段17は、選択手段12が転
送先アドレスを選択するときに、決定手段16の決定す
る転送単位と、第2の特定手段14の特定する最大許容
転送単位とから、転送元メモリ2から読み出す転送単位
を決定する。ここで、第2の決定手段17は、転送元メ
モリ2から読み出す最大転送単位が指定されるときに
は、その最大転送単位の範囲に収まることを条件にし
て、転送元メモリ2から読み出す転送単位を決定する。
【0017】第3の決定手段18は、選択手段12が転
送元アドレスを選択するときに、決定手段16の決定す
る転送単位と、第3の特定手段15の特定する最大許容
転送単位とから、転送先メモリ3に送出する転送単位を
決定する。ここで、第3の決定手段18は、転送先メモ
リ3に送出する最大転送単位が指定されるときには、そ
の最大転送単位の範囲に収まることを条件にして、転送
先メモリ3に送出する転送単位を決定する。
【0018】第1の格納手段19は、選択手段12が転
送先アドレスを選択するときに、転送元アドレスの指す
データを起点にして、転送元アドレスの指すバス・アド
レスバウンダリ規約に従いつつ、転送元メモリ2から、
決定手段16の決定する転送単位分のデータを読み出し
てバッファ手段10に格納する。
【0019】第2の格納手段20は、選択手段12が転
送元アドレスを選択するときに、転送元アドレスの指す
データを起点にして、転送元メモリ2から、決定手段1
6の決定する転送単位分のデータを一括して読み出して
バッファ手段10に格納する。
【0020】転送制御手段21は、選択手段12が転送
先アドレスを選択するときには、バッファ手段10に格
納されるデータを転送先メモリ3に一括転送し、選択手
段12が転送元アドレスを選択するときには、バッファ
手段10に格納されるデータを転送先アドレスの指すバ
ス・アドレスバウンダリ規約に従いつつ転送先メモリ3
に転送する。
【0021】主制御手段22は、データ転送の進行に伴
って更新されていく転送量残量/転送元アドレス/転送
先アドレスを算出する。ここで、この構成を採るときに
あって、転送先アドレスが基準アドレスとして固定化さ
れているときには、選択手段12/第3の特定手段15
/第3の決定手段18/第2の格納手段20については
備える必要はない。また、転送元アドレスが基準アドレ
スとして固定化されているときには、選択手段12/第
2の特定手段14/第2の決定手段17/第1の格納手
段19については備える必要はない。
【0022】このように構成されるときにあって、選択
手段12が、転送先アドレスを基準アドレスとして選択
するときには、特定手段13は、転送先アドレスの指す
バス・アドレスバウンダリ規約が指定する最大許容転送
単位を特定し、一方、第2の特定手段14は、転送元ア
ドレスの指すバス・アドレスバウンダリ規約が指定する
最大許容転送単位を特定する。
【0023】この特定結果を受けて、決定手段16は、
残されている転送量と、特定手段13の特定する最大許
容転送単位とから、転送先メモリ3に送出する転送単位
を決定し、この決定結果を受けて、第2の決定手段17
は、決定手段16の決定する転送単位と、第2の特定手
段14の特定する最大許容転送単位とから、転送元メモ
リ2から読み出す転送単位を決定する。
【0024】この第2の決定手段17の決定結果を受け
て、第1の格納手段19は、転送元アドレスの指すデー
タを起点にして、第2の決定手段17の決定する転送単
位に従い、転送元アドレスを更新しつつ、転送元メモリ
2から決定手段16の決定する転送単位分のデータを分
割しながら読み出してバッファ手段10に格納してい
く。
【0025】そして、この格納結果を受けて、転送制御
手段21は、バッファ手段10に格納されるデータを転
送先メモリ3に一括転送する。一方、選択手段12が、
転送元アドレスを基準アドレスとして選択するときに
は、特定手段13は、転送元アドレスの指すバス・アド
レスバウンダリ規約が指定する最大許容転送単位を特定
し、一方、第3の特定手段15は、転送先アドレスの指
すバス・アドレスバウンダリ規約が指定する最大許容転
送単位を特定する。
【0026】この特定結果を受けて、決定手段16は、
残されている転送量と、特定手段13の特定する最大許
容転送単位とから、転送元メモリ2から読み出す転送単
位を決定し、この決定結果を受けて、第3の決定手段1
8は、決定手段16の決定する転送単位と、第3の特定
手段15の特定する最大許容転送単位とから、転送先メ
モリ3に転送する転送単位を決定する。
【0027】この決定手段16の決定結果を受けて、第
2の格納手段20は、転送元アドレスの指すデータを起
点にして、転送元メモリ2から決定手段16の決定する
転送単位分のデータを一括して読み出してバッファ手段
10に格納する。
【0028】そして、この格納結果を受けて、転送制御
手段21は、第3の決定手段18の決定する転送単位に
従い、転送先アドレスを更新しつつ、バッファ手段10
からデータを分割しながら読み出して転送先メモリ3に
転送していく。
【0029】このように、本発明によれば、データ転送
要求発行元は、バスの持つアドレスバウンダリ規約を意
識しないでメモリ間でデータ転送を実行できるようにな
るとともに、そのデータ転送を高速に実行できるように
なる。
【0030】
【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。図2に、本発明の適用されるデータ
処理システムのシステム構成の一例を図示する。
【0031】この図に示すデータ処理システムは、CP
U30と、システムメモリ31と、DMAコントローラ
32及びローカルメモリ33を持つアダプタ34とから
構成されるものであり、CPU30、システムメモリ3
1及びアダプタ34は、システムバス35を介して接続
され、DMAコントローラ32及びローカルメモリ33
は、ローカルバス36を介して接続されることになる。
【0032】このDMAコントローラ32は、CPU3
0からのDMA情報(転送元アドレス/転送先アドレス
/転送量/転送単位)の発行に応答して、ローカルバス
36を介して、ローカルメモリ33からデータを読み出
し、システムバス35を介して、この読み出したデータ
をシステムメモリ31に転送したり、システムバス35
を介して、システムメモリ31からデータを読み出し、
ローカルメモリ36を介して、この読み出したデータを
ローカルメモリ33に転送する処理を実行する。
【0033】このシステムバス35及びローカルバス3
6は、アドレスによりアクセス可能となるデータ長が異
なるというアドレスバウンダリ規約を持っている。この
実施例では、図3に示すように、0番地からの転送につ
いては、1/2/4/8/16バイトのアクセスが可能
であり、1番地からの転送については、1バイトしかア
クセスできず、2番地からの転送については、1/2バ
イトのアクセスが可能であり、3番地からの転送につい
ては、1バイトしかアクセスできず、4番地からの転送
については、1/2/4バイトのアクセスが可能であ
り、5番地からの転送については、1バイトしかアクセ
スできず、6番地からの転送については、1/2バイト
のアクセスが可能であり、7番地からの転送について
は、1バイトしかアクセスできず、8番地からの転送に
ついては、1/2/4/8バイトのアクセスが可能であ
り、9番地からの転送については、1バイトしかアクセ
スできない・・・という形式のアドレスバウンダリ規約
を持つことを想定する。
【0034】また、この実施例では、システムメモリ3
1及びローカルメモリ33は、図4に示すように、1バ
イトのデータに対して1つの番地を割り付けることを想
定する。
【0035】図5に、本発明を具備するDMAコントロ
ーラ32の一実施例を図示する。この図に示すように、
本発明のDMAコントローラ32は、データバッファ4
0と、第1のデータ転送単位決定機構41と、転送元デ
ータ転送単位決定機構42と、転送先データ転送単位決
定機構43と、データ転送制御機構44とを備える。
【0036】このデータバッファ40は、転送データを
バッファリングする。第1のデータ転送単位決定機構4
1は、転送先アドレスと転送元アドレスの内の基準アド
レスとして指定されるものに対してのデータの転送単位
を決定する。
【0037】転送元データ転送単位決定機構42は、第
1のデータ転送単位決定機構41が転送先アドレスに対
してのデータの転送単位を決定するときに有効なものと
して機能して、転送元アドレスに対してのデータの転送
単位を決定して出力し、第1のデータ転送単位決定機構
41が転送元アドレスに対してのデータの転送単位を決
定するときには、その転送単位をそのまま出力する。
【0038】転送先データ転送単位決定機構43は、第
1のデータ転送単位決定機構41が転送元アドレスに対
してのデータの転送単位を決定するときに有効なものと
して機能して、転送先アドレスに対してのデータの転送
単位を決定して出力し、第1のデータ転送単位決定機構
41が転送先アドレスに対してのデータの転送単位を決
定するときには、その転送単位をそのまま出力する。
【0039】データ転送制御機構44は、転送元データ
転送単位決定機構42/転送先データ転送単位決定機構
43の出力する転送単位を使って、システムメモリ31
とローカルメモリ33との間のデータ転送処理を実行す
る。なお、図中に示す破線は、データ転送制御機構44
が、第1のデータ転送単位決定機構41/転送元データ
転送単位決定機構42/転送先データ転送単位決定機構
43に対して発行するデータ転送量の更新指示や、転送
先アドレスの更新指示や、転送元アドレスの更新指示を
表している。
【0040】ここで、転送先アドレスと転送元アドレス
の内のどちらが基準アドレスとなるのかは、CPU30
からの指示により決定されるものであって、転送先アド
レスが基準アドレスとして選択されるときには、転送先
アドレスの指すアドレスバウンダリ規約が指定する最大
許容転送単位に従って、データバッファ40から転送先
アドレスの指すメモリ域にデータを一括転送していくこ
とを基本動作とすることになる。
【0041】すなわち、図6(a)に示すように、この
転送単位のデータがデータバッファ40に保持されるこ
とになるまで、転送元アドレスの指すアドレスバウンダ
リ規約に従いつつ、転送元メモリ(システムメモリ31
/ローカルメモリ33)から転送元アドレスを起点とし
てデータを分割しながら読み出していって、その転送単
位のデータがデータバッファ40にバッファリングされ
ると、そのデータを一括して転送先メモリ(システムメ
モリ31/ローカルメモリ33)に転送していくことを
基本動作とする。
【0042】これに対して、転送元アドレスが基準アド
レスとして選択されるときには、転送元アドレスの指す
アドレスバウンダリ規約が指定する最大許容転送単位に
従って、転送元アドレスの指すメモリ域からデータを一
括して読み出してデータバッファ40に格納していくこ
とを基本動作とすることになる。
【0043】すなわち、図6(b)に示すように、この
転送単位のデータを、転送元メモリから転送元アドレス
を起点として一括して読み出してデータバッファ40に
バッファリングしてから、転送先アドレスの指すアドレ
スバウンダリ規約に従いつつ、データバッファ40から
データを分割しながら読み出していって、それを転送先
メモリに転送していくことを基本動作とする。
【0044】図7及び図8に、第1のデータ転送単位決
定機構41の一実施例、図9に、転送元データ転送単位
決定機構42の一実施例、図10に、転送先データ転送
単位決定機構43の一実施例を図示する。
【0045】第1のデータ転送単位決定機構41は、図
7に示すように、デコーダ410と、転送量カウンタ4
11と、転送元アドレスカウンタ412と、転送先アド
レスカウンタ413と、マルチプレクサ414と、バウ
ンダリ規約テーブル415と、バウンダリ制限特定回路
416と、転送単位決定回路417とを備える。
【0046】このデコーダ410は、CPU30から指
定される転送単位(最大値を使って指定される)をデコ
ードする。例えば、CPU30から指定される転送単位
の最大値が32バイトである場合には、1/2/4/8
/16/32バイトに対応付けられる6個の出力端子を
有して、例えば、CPU30から指定される転送単位が
16バイトであるときには、1/2/4/8/16バイ
トに対応付けられる出力端子に“1”を出力し、32バ
イトに対応付けられる出力端子に“0”を出力すること
で、デコード結果を表示することになる。
【0047】転送量カウンタ411は、CPU30から
指定される転送量を初期計数値としてセットして、デー
タ転送の進行と同期させて計数値をデクリメントしてい
くことで転送量の残量を管理する。例えば、CPU30
から指定される転送量の最大値が32バイトである場合
には、1/2/4/8/16/32バイトに対応付けら
れる6個の出力端子を有して、それらの出力端子に転送
量の残量を示す“1”/“0”パターンを出力すること
で、転送量の残量を表示することになる。
【0048】転送元アドレスカウンタ412は、CPU
30から指定される転送元アドレスを初期計数値として
セットして、データ転送の進行と同期させて計数値をイ
ンクリメントしていくことで転送元アドレスを管理す
る。転送先アドレスカウンタ413は、CPU30から
指定される転送先アドレスを初期計数値としてセットし
て、データ転送の進行と同期させて計数値をインクリメ
ントしていくことで転送先アドレスを管理する。
【0049】マルチプレクサ414は、CPU30から
の指示に従って、転送元アドレスカウンタ412の管理
する転送元アドレスか、転送先アドレスカウンタ413
の管理する転送先アドレスのいずれか一方を基準アドレ
スとして選択する。バウンダリ規約テーブル415は、
図3に示したアドレスバウンダリ規約を管理する。
【0050】バウンダリ制限特定回路416は、バウン
ダリ規約テーブル415を参照することで、マルチプレ
クサ414の選択する基準アドレスの指すアドレスバウ
ンダリ規約が指定する最大許容転送単位を特定する。図
3に示したバウンダリ規約テーブル415の管理データ
に合わせて、例えば、1/2/4/8/16/32バイ
トに対応付けられる6個の出力端子を有して、例えば、
基準アドレスの指すアドレスバウンダリ規約が指定する
最大許容転送単位が4バイトであるときには、1/2/
4バイトに対応付けられる出力端子に“1”を出力し、
8/16/32バイトに対応付けられる出力端子に
“0”を出力することで、特定結果を表示することにな
る。
【0051】転送単位決定回路417は、デコーダ41
0/転送量カウンタ411/バウンダリ制限特定回路4
16の出力信号から、基準アドレスとして選択されるも
のに対してのデータの転送単位を決定する。
【0052】図8に、転送単位決定回路417の一実施
例を図示する。この図に示すように、転送単位決定回路
417は、1バイト用OR回路500-1と、2バイト用
OR回路500-2と、4バイト用OR回路500-3と、
8バイト用OR回路500-4と、16バイト用OR回路
500-5と、1バイト用AND回路501-1と、2バイ
ト用AND回路501-2と、4バイト用AND回路50
1-3と、8バイト用AND回路501-4と、16バイト
用AND回路501-5と、32バイト用AND回路50
1-6と、MAX回路502とを備える。
【0053】この1バイト用OR回路500-1は、転送
量カウンタ411の1/2/4/8/16/32バイト
に対応付けられる6個の出力端子の出力信号の論理和値
を算出して出力することで、転送量残量があるのか否か
を表示出力する。2バイト用OR回路500-2は、転送
量カウンタ411の2/4/8/16/32バイトに対
応付けられる5個の出力端子の出力信号の論理和値を算
出して出力することで、2バイト以上の転送量残量があ
るのか否かを表示出力する。4バイト用OR回路500
-3は、転送量カウンタ411の4/8/16/32バイ
トに対応付けられる4個の出力端子の出力信号の論理和
値を算出して出力することで、4バイト以上の転送量残
量があるのか否かを表示出力する。
【0054】8バイト用OR回路500-4は、転送量カ
ウンタ411の8/16/32バイトに対応付けられる
3個の出力端子の出力信号の論理和値を算出して出力す
ることで、8バイト以上の転送量残量があるのか否かを
表示出力する。16バイト用OR回路500-5は、転送
量カウンタ411の16/32バイトに対応付けられる2個
の出力端子の出力信号の論理和値を算出して出力するこ
とで、16バイト以上の転送量残量があるのか否かを表
示出力する。
【0055】1バイト用AND回路501-1は、デコー
ダ410の1バイトに対応付けられる出力端子の出力信
号と、バウンダリ制限特定回路416の1バイトに対応
付けられる出力端子の出力信号と、1バイト用OR回路
500-1の出力信号との論理積値を算出して出力するこ
とで、1バイトの転送単位を許可するのか否かの表示信
号を生成して出力する。2バイト用AND回路501-2
は、デコーダ410の2バイトに対応付けられる出力端
子の出力信号と、バウンダリ制限特定回路416の2バ
イトに対応付けられる出力端子の出力信号と、2バイト
用OR回路500-2の出力信号との論理積値を算出して
出力することで、2バイトの転送単位を許可するのか否
かの表示信号を生成して出力する。
【0056】4バイト用AND回路501-3は、デコー
ダ410の4バイトに対応付けられる出力端子の出力信
号と、バウンダリ制限特定回路416の4バイトに対応
付けられる出力端子の出力信号と、4バイト用OR回路
500-3の出力信号との論理積値を算出して出力するこ
とで、4バイトの転送単位を許可するのか否かの表示信
号を生成して出力する。8バイト用AND回路501-4
は、デコーダ410の8バイトに対応付けられる出力端
子の出力信号と、バウンダリ制限特定回路416の8バ
イトに対応付けられる出力端子の出力信号と、8バイト
用OR回路500-4の出力信号との論理積値を算出して
出力することで、8バイトの転送単位を許可するのか否
かの表示信号を生成して出力する。
【0057】16バイト用AND回路501-5は、デコ
ーダ410の16バイトに対応付けられる出力端子の出
力信号と、バウンダリ制限特定回路416の16バイト
に対応付けられる出力端子の出力信号と、16バイト用
OR回路500-5の出力信号との論理積値を算出して出
力することで、16バイトの転送単位を許可するのか否
かの表示信号を生成して出力する。32バイト用AND
回路501-6は、デコーダ410の32バイトに対応付
けられる出力端子の出力信号と、バウンダリ制限特定回
路416の32バイトに対応付けられる出力端子の出力
信号と、転送量カウンタ411の32バイトに対応付け
られる出力端子の出力信号との論理積値を算出して出力
することで、32バイトの転送単位を許可するのか否か
の表示信号を生成して出力する。
【0058】MAX回路502は、1バイト用AND回
路501-1の出力する表示信号と、2バイト用AND回
路501-2の出力する表示信号と、4バイト用AND回
路501-3の出力する表示信号と、8バイト用AND回
路501-4の出力する表示信号と、16バイト用AND
回路501-5の出力する表示信号と、32バイト用AN
D回路501-6の出力する表示信号とを入力として、そ
れらの表示信号の内、“1”を表示する最も大きなバイ
ト数に対応付けられるものを特定して、そのバイト数を
転送単位として出力する。例えば、1バイト用AND回
路501-1と、2バイト用AND回路501-2と、4バ
イト用AND回路501-3とが“1”を出力し、8バイ
ト用AND回路501-4と、16バイト用AND回路5
01-5と、32バイト用AND回路501-6とが“0”
を出力するときは、4バイトを転送単位として出力する
のである。
【0059】この図8に示す回路構成に従って、転送単
位決定回路417は、バウンダリ制限特定回路416の
特定する最大許容転送単位が、デコーダ410の出力す
る転送単位と、転送量カウンタ411の出力する転送量
残量とにより制限を受けるときには、その制限された転
送単位を最終的な転送単位として決定して出力し、制限
を受けないときには、最大許容転送単位をそのまま最終
的な転送単位として出力するように動作することにな
る。
【0060】一方、転送元データ転送単位決定機構42
は、図9に示すように、デコーダ420と、転送量カウ
ンタ421と、転送元アドレスカウンタ422と、バウ
ンダリ規約テーブル423と、バウンダリ制限特定回路
424と、転送単位決定回路425と、マルチプレクサ
426とを備える。
【0061】このデコーダ420は、第1のデータ転送
単位決定機構41の持つデコーダ410と全く同一の機
能を発揮するものであり、転送量カウンタ421は、第
1のデータ転送単位決定機構41の出力する転送単位を
入力とすることを除けば、第1のデータ転送単位決定機
構41の持つ転送量カウンタ411と全く同一の機能を
発揮するものであり、転送元アドレスカウンタ422
は、第1のデータ転送単位決定機構41の持つ転送元ア
ドレスカウンタ412と全く同一の機能を発揮するもの
であり、バウンダリ規約テーブル423は、第1のデー
タ転送単位決定機構41の持つバウンダリ規約テーブル
415と全く同一の機能を発揮するものであり、バウン
ダリ制限特定回路424は、転送元アドレスカウンタ4
22の出力信号を常に入力とすることを除けば、第1の
データ転送単位決定機構41の持つバウンダリ制限特定
回路416と全く同一の機能を発揮するものであり、転
送単位決定回路425は、第1のデータ転送単位決定機
構41の持つ転送単位決定回路417と全く同一の機能
を発揮するものである。
【0062】転送元データ転送単位決定機構42と第1
のデータ転送単位決定機構41との違いは、転送元デー
タ転送単位決定機構42が、転送単位決定回路425の
決定する転送単位と、第1のデータ転送単位決定機構4
1の出力する転送単位とを入力として、CPU30が転
送先アドレスを基準アドレスとして選択するときには、
転送単位決定回路425の決定する転送単位を選択して
出力し、CPU30が転送元アドレスを基準アドレスと
して選択するときには、第1のデータ転送単位決定機構
41の出力する転送単位を選択して出力するマルチプレ
クサ426を備える点である。
【0063】すなわち、転送元データ転送単位決定機構
42は、マルチプレクサ426を備えることで、CPU
30が転送先アドレスを基準アドレスとして選択すると
きには、転送元アドレスに対してのデータの転送単位を
決定して出力し、CPU30が転送元アドレスを基準ア
ドレスとして選択するときには、第1のデータ転送単位
決定機構41が転送元アドレスに対してのデータの転送
単位を決定するので、それをそのまま出力するのであ
る。
【0064】一方、転送先データ転送単位決定機構43
は、図10に示すように、デコーダ430と、転送量カ
ウンタ431と、転送先アドレスカウンタ432と、バ
ウンダリ規約テーブル433と、バウンダリ制限特定回
路434と、転送単位決定回路435と、マルチプレク
サ436とを備える。
【0065】このデコーダ430は、第1のデータ転送
単位決定機構41の持つデコーダ410と全く同一の機
能を発揮するものであり、転送量カウンタ431は、第
1のデータ転送単位決定機構41の出力する転送単位を
入力とすることを除けば、第1のデータ転送単位決定機
構41の持つ転送量カウンタ411と全く同一の機能を
発揮するものであり、転送先アドレスカウンタ432
は、第1のデータ転送単位決定機構41の持つ転送先ア
ドレスカウンタ413と全く同一の機能を発揮するもの
であり、バウンダリ規約テーブル433は、第1のデー
タ転送単位決定機構41の持つバウンダリ規約テーブル
415と全く同一の機能を発揮するものであり、バウン
ダリ制限特定回路434は、転送先アドレスカウンタ4
32の出力信号を常に入力とすることを除けば、第1の
データ転送単位決定機構41の持つバウンダリ制限特定
回路416と全く同一の機能を発揮するものであり、転
送単位決定回路435は、第1のデータ転送単位決定機
構41の持つ転送単位決定回路417と全く同一の機能
を発揮するものである。
【0066】転送先データ転送単位決定機構43と第1
のデータ転送単位決定機構41との違いは、転送先デー
タ転送単位決定機構43が、転送単位決定回路435の
決定する転送単位と、第1のデータ転送単位決定機構4
1の出力する転送単位とを入力として、CPU30が転
送元アドレスを基準アドレスとして選択するときには、
転送単位決定回路435の決定する転送単位を選択して
出力し、CPU30が転送先アドレスを基準アドレスと
して選択するときには、第1のデータ転送単位決定機構
41の出力する転送単位を選択して出力するマルチプレ
クサ436を備える点である。
【0067】すなわち、転送先データ転送単位決定機構
43は、マルチプレクサ436を備えることで、CPU
30が転送元アドレスを基準アドレスとして選択すると
きには、転送先アドレスに対してのデータの転送単位を
決定して出力し、CPU30が転送先アドレスを基準ア
ドレスとして選択するときには、第1のデータ転送単位
決定機構41が転送先アドレスに対してのデータの転送
単位を決定するので、それをそのまま出力するのであ
る。
【0068】次に、このように構成される本発明のDM
Aコントローラ32の動作処理について具体的に説明す
る。CPU30が、転送元アドレスとして1番地、転送
先アドレスとして2番地、転送単位として16バイト、
転送量として32バイト、基準アドレスとして転送先ア
ドレスを指定することを想定する。なお、従来技術で
は、このような転送元アドレスと転送先アドレスとが異
なるというアドレスバウンダリ規約の差が生ずる指定形
態については禁止されていた。
【0069】転送先アドレスが基準アドレスとして選択
されていることから、本発明のDMAコントローラ32
は、図6(a)に示した転送形態、すなわち、転送先ア
ドレスの指すアドレスバウンダリ規約が指定する最大許
容転送単位に従って、データバッファ40から転送先ア
ドレスの指すメモリ域にデータを一括転送していくとい
う転送形態に従ってDMA転送を実行することになる。
【0070】但し、図8に示した転送単位決定回路41
7の動作に従って、転送量の残量がその最大許容転送単
位よりも小さいときには、転送量残量の転送単位に従っ
てデータバッファ40から転送先アドレスの指すメモリ
域にデータを一括転送し、また、CPU30の指定する
転送単位がその最大許容転送単位よりも小さいときに
は、CPU30の指定する転送単位に従ってデータバッ
ファ40から転送先アドレスの指すメモリ域にデータを
一括転送し、また、転送量の残量がその最大許容転送単
位よりも小さく、かつ、CPU30の指定する転送単位
がその最大許容転送単位よりも小さいときには、転送量
残量とCPU30の指定する転送単位の内の小さい方の
転送単位に従ってデータバッファ40から転送先アドレ
スの指すメモリ域にデータを一括転送していくことにな
る。
【0071】CPU30が、転送先アドレス「2番
地」、転送元アドレス「1番地」、転送単位「16バイ
ト」、転送量「32バイト」を指定してDMA転送を指
示すると、第1のデータ転送単位決定機構41は、図3
に示したアドレスバウンダリ規約に従って、図11中の
に示すように、先ず最初に、転送先アドレスに対して
の転送単位として2バイトを決定する。すなわち、デー
タバッファ40に2バイトのデータを溜めてから、それ
を一括して転送先アドレス(2番地)の指すメモリ域に
転送していくことを決定する。
【0072】これを受けて、転送先データ転送単位決定
機構43は、転送先アドレスに対しての転送単位として
2バイトを決定して、それをデータ転送制御機構44に
通知する。一方、転送元データ転送単位決定機構42
は、この2バイトを受けて、図3に示したアドレスバウ
ンダリ規約に従って、図11中のに示すように、デー
タバッファ40からの読み出しの転送単位として、「1
回目に1バイト、2回目に1バイト」を決定して、それ
をデータ転送制御機構44に通知する。
【0073】この転送先データ転送単位決定機構43/
転送元データ転送単位決定機構42からの通知を受け
て、データ転送制御機構44は、転送元メモリから最初
に1バイト、続いて1バイトを読み出してデータバッフ
ァ40に格納し、この格納が完了すると、データバッフ
ァ40に格納されるその2バイトのデータを一括して転
送先アドレス(2番地)の指すメモリ域に転送する。
【0074】続いて、第1のデータ転送単位決定機構4
1は、図3に示したアドレスバウンダリ規約に従って、
図11中のに示すように、転送先アドレスに対しての
転送単位として4バイトを決定する。すなわち、データ
バッファ40に4バイトのデータを溜めてから、それを
一括して転送先アドレス(4番地)の指すメモリ域に転
送していくことを決定する。
【0075】これを受けて、転送先データ転送単位決定
機構43は、転送先アドレスに対しての転送単位として
4バイトを決定して、それをデータ転送制御機構44に
通知する。一方、転送元データ転送単位決定機構42
は、この4バイトを受けて、図3に示したアドレスバウ
ンダリ規約に従って、図11中のに示すように、デー
タバッファ40からの読み出しの転送単位として、「1
回目に1バイト、2回目に2バイト、3回目に1バイ
ト」を決定して、それをデータ転送制御機構44に通知
する。
【0076】この転送先データ転送単位決定機構43/
転送元データ転送単位決定機構42からの通知を受け
て、データ転送制御機構44は、転送元メモリから最初
に1バイト、続いて2バイト、続いて1バイトを読み出
してデータバッファ40に格納し、この格納が完了する
と、データバッファ40に格納されるその4バイトのデ
ータを一括して転送先アドレス(4番地)の指すメモリ
域に転送する。
【0077】続いて、第1のデータ転送単位決定機構4
1は、図3に示したアドレスバウンダリ規約に従って、
図11中のに示すように、転送先アドレスに対しての
転送単位として8バイトを決定する。すなわち、データ
バッファ40に8バイトのデータを溜めてから、それを
一括して転送先アドレス(8番地)の指すメモリ域に転
送していくことを決定する。
【0078】これを受けて、転送先データ転送単位決定
機構43は、転送先アドレスに対しての転送単位として
8バイトを決定して、それをデータ転送制御機構44に
通知する。一方、転送元データ転送単位決定機構42
は、この8バイトを受けて、図3に示したアドレスバウ
ンダリ規約に従って、図11中のに示すように、デー
タバッファ40からの読み出しの転送単位として、「1
回目に1バイト、2回目に4バイト、3回目に2バイ
ト、4回目に1バイト」を決定して、それをデータ転送
制御機構44に通知する。
【0079】この転送先データ転送単位決定機構43/
転送元データ転送単位決定機構42からの通知を受け
て、データ転送制御機構44は、転送元メモリから最初
に1バイト、続いて4バイト、続いて2バイト、続いて
1バイトを読み出してデータバッファ40に格納し、こ
の格納が完了すると、データバッファ40に格納される
その4バイトのデータを一括して転送先アドレス(8番
地)の指すメモリ域に転送する。
【0080】以下同様にして、図6(a)に示した転送
形態に従い、転送元メモリから、転送元アドレスの指す
アドレスバウンダリ規約に従いつつ、第1のデータ転送
単位決定機構41の決定する転送単位分のデータを読み
出してデータバッファ40に格納した後、それを一括し
て転送先メモリに転送していくことになる。
【0081】このようにして、転送先アドレスが基準ア
ドレスとして選択されるときには、転送先アドレスの指
すアドレスバウンダリ規約を優先しつつ、転送元メモリ
からデータを読み出して転送先メモリに転送していくよ
うに処理するのである。
【0082】図12に、このときのタイムチャートを図
示する。ここで、図中の太い矢印は、初期化タイミング
を表し、細い矢印は、デクリメント/インクリメントの
タイミングを表している。
【0083】一方、転送元アドレスが基準アドレスとし
て選択されるときには、図6(b)に示した転送形態に
従い、転送元メモリから、第1のデータ転送単位決定機
構41の決定する転送単位分のデータを一括して読み出
してデータバッファ40に格納した後、それを転送先ア
ドレスの指すアドレスバウンダリ規約に従いつつ分割し
て転送先メモリに転送していくことになる。
【0084】このようにして、転送元アドレスが基準ア
ドレスとして選択されるときには、転送元アドレスの指
すアドレスバウンダリ規約を優先しつつ、転送元メモリ
からデータを読み出して転送先メモリに転送していくよ
うに処理するのである。
【0085】実施例では、基準アドレスが固定化されな
いときの構成を開示したが、基準アドレスが転送先アド
レスに固定化されている場合には、第1のデータ転送単
位決定機構41の持つ転送元アドレスカウンタ412/
マルチプレクサ414についは備える必要はなく、第1
のデータ転送単位決定機構41の決定する転送単位(転
送先アドレスに対しての転送単位)がデータ転送制御機
構44に直接入力されることになる。そして、転送先デ
ータ転送単位決定機構43についても備える必要はな
く、転送元データ転送単位決定機構42のマルチプレク
サ426についても備える必要はない。
【0086】また、基準アドレスが転送元アドレスに固
定化されている場合には、第1のデータ転送単位決定機
構41の持つ転送先アドレスカウンタ413/マルチプ
レクサ414については備える必要はなく、第1のデー
タ転送単位決定機構41の決定する転送単位(転送元ア
ドレスに対しての転送単位)がデータ転送制御機構44
に直接入力されることになる。そして、転送元データ転
送単位決定機構42についても備える必要はなく、転送
先データ転送単位決定機構43のマルチプレクサ436
についても備える必要はない。
【0087】更に、実施例では、CPU30が転送単位
についても指定する構成を採った。これは、バスの転送
単位が制限される場合があることを考慮したものである
が、バスの転送単位が制限されない場合には、アドレス
バウンダリ規約から決定される転送単位を制限するもの
は、データ転送量の残量だけとなる。
【0088】また、実施例では、システムバス35とロ
ーカルバス36とが同一のアドレスバウンダリ規約を持
つことを想定したが、これらが異なる場合にも、本発明
はそのまま適用できるものである。
【0089】
【発明の効果】以上説明したように、本発明によれば、
データ転送要求発行元は、バスの持つアドレスバウンダ
リ規約を意識しないでもDMA転送を実行できるように
なるとともに、バスの持つアドレスバウンダリ規約の制
限を受けることなく、どのようなDMA情報も設定でき
るようになる。そして、DMA転送を高速に実行できる
ようになる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明の適用されるデータ処理システムの説明
図である。
【図3】バスの持つアドレスバウンダリ規約の説明図で
ある。
【図4】メモリアドレスの説明図である。
【図5】本発明の一実施例である。
【図6】基準アドレスの規定する転送形態の説明図であ
る。
【図7】第1のデータ転送単位決定機構の一実施例であ
る。
【図8】転送単位決定回路の一実施例である。
【図9】転送元データ転送単位決定機構の一実施例であ
る。
【図10】転送先データ転送単位決定機構の一実施例で
ある。
【図11】本発明の動作説明図である。
【図12】本発明のタイムチャートである。
【符号の説明】
1 データ転送装置 2 転送元メモリ 3 転送先メモリ 4 バス 5 バス 10 バッファ手段 11 規約テーブル手段 12 選択手段 13 特定手段 14 第2の特定手段 15 第3の特定手段 16 決定手段 17 第2の決定手段 18 第3の決定手段 19 第1の格納手段 20 第2の格納手段 21 転送制御手段 22 主制御手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−228163(JP,A) 特開 平3−244059(JP,A) 特開 平2−23452(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 13/20 - 13/34

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 転送元メモリからデータを読み出して転
    送先メモリに転送するデータ転送装置において、 転送先メモリに転送するデータを一時的に保持するバッ
    ファ手段と、 転送先アドレスの指すバス・アドレスバウンダリ規約が
    指定する最大許容転送単位を特定する第1の特定手段
    と、 残されている転送量と、上記第1の特定手段の特定する
    最大許容転送単位とから、転送先メモリに送出する転送
    単位を決定する第1の決定手段と、転送元アドレスの指すバス・アドレスバウンダリ規約が
    指定する最大許容転送単位を特定する第2の特定手段
    と、 上記第1の決定手段の決定する転送単位と、上記第2の
    特定手段の特定する最大許容転送単位とから、転送元メ
    モリから読み出す転送単位を決定する第2の決定手段
    と、 転送元アドレスの指すデータを起点にして、上記第2の
    決定手段の決定する転送単位に従い、転送元アドレスを
    更新しつつ、転送元メモリからデータを分割しながら上
    記第1の決定手段の決定する転送単位分のデータを読み
    出してバッファ手段に格納する格納手段と、 上記バッファ手段に格納されるデータを転送先メモリに
    一括転送する転送制御手段とを備えることを、 特徴とするデータ転送装置。
  2. 【請求項2】 請求項1記載のデータ転送装置におい
    て、上記第1の 決定手段は、転送先メモリに送出する最大転
    送単位が指定されるときには、該最大転送単位の範囲に
    収まることを条件にして、転送先メモリに送出する転送
    単位を決定することを、 特徴とするデータ転送装置。
  3. 【請求項3】 請求項記載のデータ転送装置におい
    て、上記 第2の決定手段は、転送元メモリから読み出す最大
    転送単位が指定されるときには、該最大転送単位の範囲
    に収まることを条件にして、転送元メモリから読み出す
    転送単位を決定することを、 特徴とするデータ転送装置。
  4. 【請求項4】 転送元メモリからデータを読み出して転
    送先メモリに転送するデータ転送装置において、 転送先メモリに転送するデータを一時的に保持するバッ
    ファ手段と、 転送元アドレスの指すバス・アドレスバウンダリ規約が
    指定する最大許容転送単位を特定する特定手段と、 残されている転送量と、上記特定手段の特定する最大許
    容転送単位とから、転送元メモリから読み出す転送単位
    を決定する決定手段と、 転送元アドレスの指すデータを起点にして、転送元メモ
    リから上記決定手段の決定する転送単位分のデータを一
    括して読み出して上記バッファ手段に格納する格納手段
    と、 上記バッファ手段に格納されるデータを、転送先アドレ
    スの指すバス・アドレスバウンダリ規約に従いつつ転送
    先メモリに転送する転送制御手段とを備えることを、 特徴とするデータ転送装置。
  5. 【請求項5】 請求項記載のデータ転送装置におい
    て、上記 決定手段は、転送元メモリから読み出す最大転送単
    位が指定されるときには、該最大転送単位の範囲に収ま
    ることを条件にして、転送元メモリから読み出す転送単
    位を決定することを、 特徴とするデータ転送装置。
  6. 【請求項6】 請求項又は記載のデータ転送装置に
    おいて、 転送先アドレスの指すバス・アドレスバウンダリ規約が
    指定する最大許容転送単位を特定する第2の特定手段
    と、上記 決定手段の決定する転送単位と、上記第2の特定手
    段の特定する最大許容転送単位とから、転送先メモリに
    送出する転送単位を決定する第2の決定手段とを備え、上記 転送制御手段は、上記第2の決定手段の決定する転
    送単位に従い、転送先アドレスを更新しつつ、バッファ
    手段からデータを分割しながら読み出して転送先メモリ
    に転送していくことを、 特徴とするデータ転送装置。
  7. 【請求項7】 請求項記載のデータ転送装置におい
    て、上記 第2の決定手段は、転送先メモリに送出する最大転
    送単位が指定されるときには、該最大転送単位の範囲に
    収まることを条件にして、転送先メモリに送出する転送
    単位を決定することを、 特徴とするデータ転送装置。
  8. 【請求項8】 転送元メモリからデータを読み出して転
    送先メモリに転送するデータ転送装置において、 転送先メモリに転送するデータを一時的に保持するバッ
    ファ手段と、 転送先アドレスか転送元アドレスのいずれか一方を基準
    アドレスとして選択する選択手段と、 上記選択手段の選択する基準アドレスの指すバス・アド
    レスバウンダリ規約が指定する最大許容転送単位を特定
    する特定手段と、 残されている転送量と、上記特定手段の特定する最大許
    容転送単位とから、上記選択手段が転送先アドレスを選
    択するときには、転送先メモリに送出する転送単位を決
    定し、上記選択手段が転送元アドレスを選択するときに
    は、転送元メモリから読み出す転送単位を決定する決定
    手段と、 上記選択手段が転送先アドレスを選択するときに、転送
    元アドレスの指すデータを起点にして、転送元アドレス
    の指すバス・アドレスバウンダリ規約に従いつつ、転送
    元メモリから上記決定手段の決定する転送単位分のデー
    タを読み出して上記バッファ手段に格納する第1の格納
    手段と、 上記選択手段が転送元アドレスを選択するときに、転送
    元アドレスの指すデータを起点にして、転送元メモリか
    ら上記決定手段の決定する転送単位分のデータを一括し
    て読み出して上記バッファ手段に格納する第2の格納手
    段と、 上記選択手段が転送先アドレスを選択するときには、上
    記バッファ手段に格納されるデータを転送先メモリに一
    括転送し、上記選択手段が転送元アドレスを選択すると
    きには、上記バッファ手段に格納されるデータを転送先
    アドレスの指すバス・アドレスバウンダリ規約に従いつ
    つ転送先メモリに転送する転送制御手段とを備えること
    を、 特徴とするデータ転送装置。
  9. 【請求項9】 請求項記載のデータ転送装置におい
    て、上記 選択手段が転送先アドレスを選択するときに、転送
    元アドレスの指すバス・アドレスバウンダリ規約が指定
    する最大許容転送単位を特定する第2の特定手段と、上記 決定手段の決定する転送単位と、上記第2の特定手
    段の特定する最大許容転送単位とから、転送元メモリか
    ら読み出す転送単位を決定する第2の決定手段とを備
    え、上記 第1の格納手段は、上記第2の決定手段の決定する
    転送単位に従い、転送元アドレスを更新しつつ、転送元
    メモリからデータを分割しながら読み出してバッファ手
    段に格納していくことを、 特徴とするデータ転送装置。
  10. 【請求項10】 請求項記載のデータ転送装置におい
    て、上記 選択手段が転送元アドレスを選択するときに、転送
    先アドレスの指すバス・アドレスバウンダリ規約が指定
    する最大許容転送単位を特定する第3の特定手段と、上記 決定手段の決定する転送単位と、上記第3の特定手
    段の特定する最大許容転送単位とから、転送先メモリに
    送出する転送単位を決定する第3の決定手段とを備え、上記 転送制御手段は、上記第3の決定手段の決定する転
    送単位に従い、転送先アドレスを更新しつつ、バッファ
    手段からデータを分割しながら読み出して転送先メモリ
    に転送していくことを、 特徴とするデータ転送装置。
JP32534195A 1995-12-14 1995-12-14 データ転送装置 Expired - Fee Related JP3513291B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32534195A JP3513291B2 (ja) 1995-12-14 1995-12-14 データ転送装置
US08/719,420 US6058251A (en) 1995-12-14 1996-09-24 Data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32534195A JP3513291B2 (ja) 1995-12-14 1995-12-14 データ転送装置

Publications (2)

Publication Number Publication Date
JPH09160864A JPH09160864A (ja) 1997-06-20
JP3513291B2 true JP3513291B2 (ja) 2004-03-31

Family

ID=18175732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32534195A Expired - Fee Related JP3513291B2 (ja) 1995-12-14 1995-12-14 データ転送装置

Country Status (2)

Country Link
US (1) US6058251A (ja)
JP (1) JP3513291B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073992B2 (en) 2007-09-21 2011-12-06 Mitsubishi Electric Corporation Data transfer device and data transfer method

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020152289A1 (en) * 1997-09-10 2002-10-17 Schneider Automation Inc. System and method for accessing devices in a factory automation network
US6732191B1 (en) 1997-09-10 2004-05-04 Schneider Automation Inc. Web interface to an input/output device
US20020091784A1 (en) * 1997-09-10 2002-07-11 Baker Richard A. Web interface to a device and an electrical network control system
US7035898B1 (en) 1997-09-10 2006-04-25 Schneider Automation Inc. System for programming a factory automation device using a web browser
US7058693B1 (en) 1997-09-10 2006-06-06 Schneider Automation Inc. System for programming a programmable logic controller using a web browser
US7162510B2 (en) * 1998-03-16 2007-01-09 Schneider Automation Inc. Communication system for a control system over Ethernet and IP networks
US6307835B1 (en) * 1998-07-10 2001-10-23 Stmicroelectronics, Inc. Method and apparatus for controlling data flow in data communication networks
US6233626B1 (en) * 1998-10-06 2001-05-15 Schneider Automation Inc. System for a modular terminal input/output interface for communicating messaging application layer over encoded ethernet to transport layer
US7032029B1 (en) 2000-07-07 2006-04-18 Schneider Automation Inc. Method and apparatus for an active standby control system on a network
US7181487B1 (en) 2000-07-07 2007-02-20 Schneider Automation Inc. Method and system for transmitting and activating an application requesting human intervention in an automation network
US7519737B2 (en) * 2000-07-07 2009-04-14 Schneider Automation Inc. Input/output (I/O) scanner for a control system with peer determination
US20020167967A1 (en) * 2000-09-06 2002-11-14 Schneider Electric Method for managing bandwidth on an ethernet network
US7028204B2 (en) * 2000-09-06 2006-04-11 Schneider Automation Inc. Method and apparatus for ethernet prioritized device clock synchronization
US7023795B1 (en) 2000-11-07 2006-04-04 Schneider Automation Inc. Method and apparatus for an active standby control system on a network
WO2003005592A2 (en) * 2001-07-02 2003-01-16 Gilat Satellite Networks, Ltd. Method, device, and system for managing communication transmissions
US20040210664A1 (en) * 2003-04-17 2004-10-21 Schneider Automation Inc. System and method for transmitting data
JP5361924B2 (ja) * 2011-02-28 2013-12-04 株式会社東芝 データ送信装置、データ通信装置および通信プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237676A (en) * 1989-01-13 1993-08-17 International Business Machines Corp. High speed data transfer system which adjusts data transfer speed in response to indicated transfer speed capability of connected device
US5274784A (en) * 1989-01-13 1993-12-28 International Business Machines Corporation Data transfer using bus address lines
US5185694A (en) * 1989-06-26 1993-02-09 Motorola, Inc. Data processing system utilizes block move instruction for burst transferring blocks of data entries where width of data blocks varies
US5509126A (en) * 1993-03-16 1996-04-16 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073992B2 (en) 2007-09-21 2011-12-06 Mitsubishi Electric Corporation Data transfer device and data transfer method

Also Published As

Publication number Publication date
JPH09160864A (ja) 1997-06-20
US6058251A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
JP3513291B2 (ja) データ転送装置
US20040107265A1 (en) Shared memory data transfer apparatus
JP3940435B2 (ja) ダイレクト・メモリ・アクセス(dma)バイト・スワッピングを実行する方法および装置
US6321233B1 (en) Apparatus for controlling pipelined memory access requests
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
JPS6375955A (ja) プログラムモ−ド・アクセス制御方式
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
US6292807B1 (en) Method for controlling pipelined memory access requests
JP2000029767A (ja) デ―タ処理装置における書き込みバッファ
JP2002259326A (ja) Dmaコントローラ及びdma転送方法
JP3057754B2 (ja) メモリ回路および分散処理システム
JP3270149B2 (ja) データ転送装置
JP3353368B2 (ja) バス中継装置
JP2588514Y2 (ja) 通信制御装置
JPH05324529A (ja) データ転送装置及びデータ転送方法
JP2553128B2 (ja) データバッファ装置
JP2826780B2 (ja) データ転送方法
JP3259095B2 (ja) データ転送方法
JP2003085125A (ja) メモリ制御器及びメモリ制御方法
JPH08137662A (ja) データ送信方法及びデータ送信装置
JPH1040213A (ja) 情報処理装置のdmaデータ転送方法
JP2003150534A (ja) チェインブロック転送方法及び通信制御装置
JPS5960553A (ja) デイスクデ−タ制御方式
JPH0612363A (ja) メモリ制御装置およびマルチプロセッサシステム
JPH0817401B2 (ja) Lan接続システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees