JPS5960553A - デイスクデ−タ制御方式 - Google Patents
デイスクデ−タ制御方式Info
- Publication number
- JPS5960553A JPS5960553A JP16953282A JP16953282A JPS5960553A JP S5960553 A JPS5960553 A JP S5960553A JP 16953282 A JP16953282 A JP 16953282A JP 16953282 A JP16953282 A JP 16953282A JP S5960553 A JPS5960553 A JP S5960553A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- buffer
- information
- control
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はディスクデータ制御方式に関する。
（２）技術の背景
コンピュータシステム（上位装置）とディスク装置との
間でデータ転送を行なうためにディスクアダプタがあシ
、このディスクアダプタは、通常、ＤＭＡ （Ｄｉｒｅ
ｃｔ Ｍｅｍｏｒｙ ＡｃｃｅｌＩｇ）バッファ）ディ
３り制御部、およびこれらを制御するマイクロプロセッ
サ（ＭＰＵ）を含んで構成されている。この場合、上位
装置からのデータはそのまま変換せずにディスク装置に
転送され、同様に、ディスク装Ｕからのデータもそのま
ま変換せずに上位装置に転送される。従って、上述のデ
ィスクアダプタは１つのデータ形式のディスクにしか用
いられない。
間でデータ転送を行なうためにディスクアダプタがあシ
、このディスクアダプタは、通常、ＤＭＡ （Ｄｉｒｅ
ｃｔ Ｍｅｍｏｒｙ ＡｃｃｅｌＩｇ）バッファ）ディ
３り制御部、およびこれらを制御するマイクロプロセッ
サ（ＭＰＵ）を含んで構成されている。この場合、上位
装置からのデータはそのまま変換せずにディスク装置に
転送され、同様に、ディスク装Ｕからのデータもそのま
ま変換せずに上位装置に転送される。従って、上述のデ
ィスクアダプタは１つのデータ形式のディスクにしか用
いられない。
しかしながら、最近、同一種類のディスク装置を種々の
データ形式のシステムに適用できるように、つまシ、デ
ィスク装置に互換性をもたせることが望まれるようにな
った。
データ形式のシステムに適用できるように、つまシ、デ
ィスク装置に互換性をもたせることが望まれるようにな
った。
（３）発明の目的
本発明の目的は、ディスクアダプタ内に中間バッファを
設け、転送情報のうちの制御情報（ＩＤ）を中間バッフ
ァを用いて加工してから転送させる一方、転送情報のう
ちのデー°夕情報はそのまま転送させるという構想にも
とづき、ディスク装置に互換性をもたせ、上述の要望に
答えることにある。
設け、転送情報のうちの制御情報（ＩＤ）を中間バッフ
ァを用いて加工してから転送させる一方、転送情報のう
ちのデー°夕情報はそのまま転送させるという構想にも
とづき、ディスク装置に互換性をもたせ、上述の要望に
答えることにある。
（４）発明の構成
上述の目的を達成するために本発明によれば、上位装置
とディスク制御部との間にＤＭＡバッファを設けて制御
情報およびデータ情報の転送を行なうディスクデータ制
御方式において、中間バッファを設け、前記データ情報
の転送は前記ＤＭＡバッファと前記ディスク制御部との
間で直接行ない、前記制御情報の書込み転送は、前記Ｄ
ＭＡバッファの制御情報を加工して前記中間バッファに
書込んだ上で、該中間バッファと前記ディスク制御部と
の間で行ない、前記制御情報の続出し転送は、前記ディ
スク制御部の制御情報を前記中間バッファに読出した上
で、該中間バッファの制御情報を加工して前記ＤＭＡバ
ッファに書込むことによシ行なうことを特徴とするディ
スクデータ制御方式が提供される。
とディスク制御部との間にＤＭＡバッファを設けて制御
情報およびデータ情報の転送を行なうディスクデータ制
御方式において、中間バッファを設け、前記データ情報
の転送は前記ＤＭＡバッファと前記ディスク制御部との
間で直接行ない、前記制御情報の書込み転送は、前記Ｄ
ＭＡバッファの制御情報を加工して前記中間バッファに
書込んだ上で、該中間バッファと前記ディスク制御部と
の間で行ない、前記制御情報の続出し転送は、前記ディ
スク制御部の制御情報を前記中間バッファに読出した上
で、該中間バッファの制御情報を加工して前記ＤＭＡバ
ッファに書込むことによシ行なうことを特徴とするディ
スクデータ制御方式が提供される。
（５）発明の実施例
以下、図面を参照して本発明の詳細な説明するＯ
第１図は本発明に係るディスクデータ制御方式（ディス
クアダプタ）の一実施例を示すブロック回路図である。
クアダプタ）の一実施例を示すブロック回路図である。
第１図において、１はＭｌ）Ｕ、 ２は制御命令格納用
メモＩＪ （ＲＯＭ）、３は制御情報一時格納用メモリ
（ＲＡＭ）、４はアダプタ内部制御用レジスタ群であっ
て、たとえハＤＭＡ制御、割込みマスク制御、中間バッ
ファ使用制御管のために制御信号Ｃ□〜Ｃ６を発生する
。５，６は中間バッファ、７，８はＤＭＡバッファ（Ｆ
ＩＦＯ）、９はディスク制御部、１０〜１５はパスドラ
イバ、１６は共通パス１７に対してパス占有要求あるい
は上位装置よシのアクセスに応答するための共通パス制
御部である。
メモＩＪ （ＲＯＭ）、３は制御情報一時格納用メモリ
（ＲＡＭ）、４はアダプタ内部制御用レジスタ群であっ
て、たとえハＤＭＡ制御、割込みマスク制御、中間バッ
ファ使用制御管のために制御信号Ｃ□〜Ｃ６を発生する
。５，６は中間バッファ、７，８はＤＭＡバッファ（Ｆ
ＩＦＯ）、９はディスク制御部、１０〜１５はパスドラ
イバ、１６は共通パス１７に対してパス占有要求あるい
は上位装置よシのアクセスに応答するための共通パス制
御部である。
また、ディスク制御部９は各制御信号ｃＱ ％ＣＳを発
生し、共通パス制御部１７は制御信号Ｃ７。
生し、共通パス制御部１７は制御信号Ｃ７。
Ｃ； 、 Ｃ；を送受信する。なお、共通パス１７は
上位装置すなわちコンピュータシステムに接続されてい
るものとする。
上位装置すなわちコンピュータシステムに接続されてい
るものとする。
次に、第１図の回路のディスク書込み動作について第２
図のタイミング図を参照して説明する。
図のタイミング図を参照して説明する。
この場合、ＩＤ情報は、ＰＩＦＯ８→パスドライバ１５
→パスドライバ１１→ＭＰＵ １→中間バッファ６→パ
スドライバ１３→ディスク制御部９のルートで流れ、他
方、データ情報は、ＰＩＦＯ８→パスドライバ１５→デ
ィスク制御部９のルートで流れる。
→パスドライバ１１→ＭＰＵ １→中間バッファ６→パ
スドライバ１３→ディスク制御部９のルートで流れ、他
方、データ情報は、ＰＩＦＯ８→パスドライバ１５→デ
ィスク制御部９のルートで流れる。
始めに、プログラムによ、ｌ ＭＰＵ １にディスク書
込み起動がかかると、ＭＰＵＩはレジスタ群４を介して
制御信号Ｃ４によシ中間バッファ６を使用状態にセット
する。
込み起動がかかると、ＭＰＵＩはレジスタ群４を介して
制御信号Ｃ４によシ中間バッファ６を使用状態にセット
する。
次に、ＭＰＵＩは図示しない制御信号によＪＦＩＦＯ８
に起動をかけＤＭＡ動作を行なわせる。ＤＭＡ動作によ
シＦＩＦＯ８にデータが満杯になると、ＰＩＦＯ８はフ
ル状態表示信号Ｃ７をＭＰＵ １に送出し、この結果、
ＭＰＵＩはレジスタ群４を介して制御信号Ｃ６によｐＦ
ＩＦＯ８を読出し状態にすると同時に、レジスタ群４を
介して制御信号Ｃ２によシパスドライバ１１を有効にす
る。従って、ＩＤ情報１７ＩＦＯ８から読出され、ＭＰ
ＵＩによって加工される。なお、データ情報は直接ディ
スク制御部９に転送される。
に起動をかけＤＭＡ動作を行なわせる。ＤＭＡ動作によ
シＦＩＦＯ８にデータが満杯になると、ＰＩＦＯ８はフ
ル状態表示信号Ｃ７をＭＰＵ １に送出し、この結果、
ＭＰＵＩはレジスタ群４を介して制御信号Ｃ６によｐＦ
ＩＦＯ８を読出し状態にすると同時に、レジスタ群４を
介して制御信号Ｃ２によシパスドライバ１１を有効にす
る。従って、ＩＤ情報１７ＩＦＯ８から読出され、ＭＰ
ＵＩによって加工される。なお、データ情報は直接ディ
スク制御部９に転送される。
次に、ＭＰＵＩは加工済のＩＤ情報を中間バッファ６に
書込んだ後に、図示しない制御信号によシディスク制御
部９に起動をかける。この結果、ディスク制御部９は制
御信号Ｃ；を発生してバスドライバ１３を有効にして中
間／？ツソフ６から加工済ＩＤ情報を読出すと共に、こ
のＩＤ情報とＦＩＦＯ８から直接転送されてきたデータ
情報とをディスクに書込む。すなわち、ディスク動作を
行なう。ディスク動作の終了後、ディスク制御部９は終
了通知信号をＭＰＵＩに送出する。次に、ＭＰＵＩは各
種ステータス情報を作成すると共に、レジスタ群４を介
して制御信号Ｃ２、Ｃ６によりＤＭＡ動作の終了指示を
行ない、また、レジスタ群４を介して制御信号Ｃ４によ
シ中間バッファ６をリセットする。
書込んだ後に、図示しない制御信号によシディスク制御
部９に起動をかける。この結果、ディスク制御部９は制
御信号Ｃ；を発生してバスドライバ１３を有効にして中
間／？ツソフ６から加工済ＩＤ情報を読出すと共に、こ
のＩＤ情報とＦＩＦＯ８から直接転送されてきたデータ
情報とをディスクに書込む。すなわち、ディスク動作を
行なう。ディスク動作の終了後、ディスク制御部９は終
了通知信号をＭＰＵＩに送出する。次に、ＭＰＵＩは各
種ステータス情報を作成すると共に、レジスタ群４を介
して制御信号Ｃ２、Ｃ６によりＤＭＡ動作の終了指示を
行ない、また、レジスタ群４を介して制御信号Ｃ４によ
シ中間バッファ６をリセットする。
これによシ一連の動作が終了する。
このようにして、ディスク書込み動作においては、ＩＤ
情報は中間バッファ６を用いて加工を行なった上でディ
スク制御部９に転送される。
情報は中間バッファ６を用いて加工を行なった上でディ
スク制御部９に転送される。
次に、第１図の回路のディスク読出し動作について第３
図のタイミング図を参照して説明する。
図のタイミング図を参照して説明する。
この場合、ＩＤ情報は、ディスク制御部９→中間バッフ
ァ５→パスドライバ１２→ＭＰＵ １→パスドライバ１
０→ＦＩＦＯ７のルートで流れ、他方、データ情報はデ
ィスク制御部９から直接ＦＩＦＯ７に流れる。
ァ５→パスドライバ１２→ＭＰＵ １→パスドライバ１
０→ＦＩＦＯ７のルートで流れ、他方、データ情報はデ
ィスク制御部９から直接ＦＩＦＯ７に流れる。
始めに、プログラムによ、９ ＭＰＵ １にディスク読
出し起動がかかると、ＭＰＵ １はレジスタ群４を介し
て制御信号Ｃ３によυパスドライバ１２を有効にする。
出し起動がかかると、ＭＰＵ １はレジスタ群４を介し
て制御信号Ｃ３によυパスドライバ１２を有効にする。
つまシ、中間バッファ５が使用状態にセットされる。
次に、ＭＰＵＩは図示しない制御信号によｆｉＦＩＦＯ
７に起動をかけＤＭＡ動作をかけた後に、ＭＰＵ １は
図示しない制御信号によシディスク制御部９にも起動を
かける。次に、ディスク制御部９は制御信号Ｃ；を発生
して中間バッファ５を書込み可能にすると共に、ＦＩＦ
Ｏ７に劉゛込み信号Ｃ−を送出する。
７に起動をかけＤＭＡ動作をかけた後に、ＭＰＵ １は
図示しない制御信号によシディスク制御部９にも起動を
かける。次に、ディスク制御部９は制御信号Ｃ；を発生
して中間バッファ５を書込み可能にすると共に、ＦＩＦ
Ｏ７に劉゛込み信号Ｃ−を送出する。
この結果、ディス夛制御部９はディスクからのＩＤ情報
を中間バッファ５に書込むと共にデータ情報をＦＩＦＯ
７にＭ接書込む。このようなディスク動作が終了すると
、ディスク制御部９はＭＰＵ １に終了通知を送出する
。
を中間バッファ５に書込むと共にデータ情報をＦＩＦＯ
７にＭ接書込む。このようなディスク動作が終了すると
、ディスク制御部９はＭＰＵ １に終了通知を送出する
。
次に、ＭＩ’Ｕ １は各種のチェックを行々っだ上で、
中間バッファ５からＩＤ情報を読出して加工し、その加
工されたＩＤ情報を制御信号Ｃ６を用いてＦＩＦＯ７に
籠込む。
中間バッファ５からＩＤ情報を読出して加工し、その加
工されたＩＤ情報を制御信号Ｃ６を用いてＦＩＦＯ７に
籠込む。
ＤＭＡ動作が終了すると、ＦＩＦＯ７は終了通知をＭＰ
ＵＩに送出する。この結果、ＭＰＵ １はＦＩＦＯ７に
終了指示を送ると共に、レジスタ群４を介して制御信号
Ｃ３によυパスドライバ１２を無効にする。つまシ、中
間バッファ５が使用状態からリセットされる。
ＵＩに送出する。この結果、ＭＰＵ １はＦＩＦＯ７に
終了指示を送ると共に、レジスタ群４を介して制御信号
Ｃ３によυパスドライバ１２を無効にする。つまシ、中
間バッファ５が使用状態からリセットされる。
次に、ＭＰＵＩは種々のステータス情報を作成し、これ
によシ、一連の動作が終了する。
によシ、一連の動作が終了する。
このようにして、ディスク読出し動作においては、ＩＤ
情報は中間バッファ５を用いて加工を行なった上でＦＩ
ＦＯ７に転送される。
情報は中間バッファ５を用いて加工を行なった上でＦＩ
ＦＯ７に転送される。
第１図においては、データ転送ルートとして、往復の２
系統設けておるが、すべての内部パスを双方向に構成し
てデータ転送ルートを１系統にすることも可能である。
系統設けておるが、すべての内部パスを双方向に構成し
てデータ転送ルートを１系統にすることも可能である。
また、ＦＩＦＯ７、８と共通パス１７とのｔ１４ｊのデ
ータ転送は、共通パス制御部１６によって上述の動作と
は独立に行なわれることもある。たとえば、ＦＩＦＯ７
がフル状態表示信号弓を発生したときには、共通パス占
有要求を上位装置に送出し、この結果、占有許可されれ
ば、共通バス制御部１６は制御伯号弓を送出してパスド
ライバ１４を有効にする。また、ＰＩＦＯ８がエンシテ
ィ状態表示信号弓を発生したときにも、共通パス占有要
求を行なうこともある。
ータ転送は、共通パス制御部１６によって上述の動作と
は独立に行なわれることもある。たとえば、ＦＩＦＯ７
がフル状態表示信号弓を発生したときには、共通パス占
有要求を上位装置に送出し、この結果、占有許可されれ
ば、共通バス制御部１６は制御伯号弓を送出してパスド
ライバ１４を有効にする。また、ＰＩＦＯ８がエンシテ
ィ状態表示信号弓を発生したときにも、共通パス占有要
求を行なうこともある。
（６）発明の詳細
な説明したように本発明によれば、ディスクアダプタに
おいて、データ形式にょシ異なるＩＤ情報をディスク装
置に応じた一定の変換方法を用いて加工してから転送し
ているので、ディスク装置ｔに互換性が生ずる。なお、
データ形式が異なるシステムをディスク装置にね（続す
る場合には、より情報変換プログラムが格納されている
第１図のＲＯＭ ２のみを交換すればよい。
おいて、データ形式にょシ異なるＩＤ情報をディスク装
置に応じた一定の変換方法を用いて加工してから転送し
ているので、ディスク装置ｔに互換性が生ずる。なお、
データ形式が異なるシステムをディスク装置にね（続す
る場合には、より情報変換プログラムが格納されている
第１図のＲＯＭ ２のみを交換すればよい。
第１図は本発明に係るディスクデータ制御方式の一実施
例を示すブロック回路図、第２図、第３図は第１図の回
路動作を説明するだめのタイミング図である。 １ ： ＭＰＵ、 ２ ： ＲＯＭ、 ３ ： ＲＡＭ
、 ４ ：制御用レジスタ群、５，６：中間バッファ、
７，８：ＤＭＡ）ぐソファ（ＦＩＦＯ）、 １０〜１５
：パスドライバ、１６：共通バス制御部。
例を示すブロック回路図、第２図、第３図は第１図の回
路動作を説明するだめのタイミング図である。 １ ： ＭＰＵ、 ２ ： ＲＯＭ、 ３ ： ＲＡＭ
、 ４ ：制御用レジスタ群、５，６：中間バッファ、
７，８：ＤＭＡ）ぐソファ（ＦＩＦＯ）、 １０〜１５
：パスドライバ、１６：共通バス制御部。
Claims (1)
- １、上位装置とディスク制御部との間にＤＭＡノ々ッフ
ソフ設けて制御情報およびデータ情報の転送を行なうデ
ィスクデータ制御方式において、中間バッファを設け、
前記データ情報の転送は前記ＤＭＡバッファと前記ディ
スク制御部との間で直接性ない、前記制御情報の書込み
転送は、前記ＤＭＡバッファの制御情報を加工して前記
中間バッファに書込んだ上で、該中間バッファと前記デ
ィスク制御部との間で行ない、前記制御情報の読出し転
送は、前記ディスク制御部の制御情報を前記中間バッフ
ァに読出しだ上で、該中間バッファの制御情報を加工し
て前記ＤＭＡバッファに書込むことによシ行なうことを
特徴とするディスクデータ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16953282A JPS5960553A (ja) | 1982-09-30 | 1982-09-30 | デイスクデ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16953282A JPS5960553A (ja) | 1982-09-30 | 1982-09-30 | デイスクデ−タ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960553A true JPS5960553A (ja) | 1984-04-06 |
| JPS6255167B2 JPS6255167B2 (ja) | 1987-11-18 |
Family
ID=15888236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16953282A Granted JPS5960553A (ja) | 1982-09-30 | 1982-09-30 | デイスクデ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178343U (ja) * | 1984-10-29 | 1986-05-26 |
-
1982
- 1982-09-30 JP JP16953282A patent/JPS5960553A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178343U (ja) * | 1984-10-29 | 1986-05-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6255167B2 (ja) | 1987-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3513291B2 (ja) | データ転送装置 | |
| JPS6375955A (ja) | プログラムモ−ド・アクセス制御方式 | |
| JPH07225727A (ja) | 計算機システム | |
| EP1016973A1 (en) | Communication dma device | |
| JPS5960553A (ja) | デイスクデ−タ制御方式 | |
| JPS581454B2 (ja) | 入出力制御方式 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JPS6253864B2 (ja) | ||
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPS63173143A (ja) | メモリインタフエ−ス回路 | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH041819A (ja) | データブロック制御装置 | |
| JPH02272666A (ja) | Ｄｍａ転送制御回路 | |
| JPS5854414B2 (ja) | デ−タ処理装置におけるデ−タ変換制御方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH0370816B2 (ja) | ||
| JPS5953929A (ja) | デ−タ転送装置 | |
| JPH09160689A (ja) | データ転送回路 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH04205158A (ja) | データ転送制御方式 |