JPS6143361A - 入出力装置の初期設定方法 - Google Patents

入出力装置の初期設定方法

Info

Publication number
JPS6143361A
JPS6143361A JP16589784A JP16589784A JPS6143361A JP S6143361 A JPS6143361 A JP S6143361A JP 16589784 A JP16589784 A JP 16589784A JP 16589784 A JP16589784 A JP 16589784A JP S6143361 A JPS6143361 A JP S6143361A
Authority
JP
Japan
Prior art keywords
input
data
output device
initialization
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16589784A
Other languages
English (en)
Other versions
JPH0646383B2 (ja
Inventor
Toru Nakagawa
徹 中川
Akira Yozai
与斉 晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59165897A priority Critical patent/JPH0646383B2/ja
Publication of JPS6143361A publication Critical patent/JPS6143361A/ja
Publication of JPH0646383B2 publication Critical patent/JPH0646383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力装置用初期化(IPL )データのロ
ーディング方式に関する。
社会活動、経済活動が碍発になるに伴い高深情報化社会
となり、これら各種の情報を迅速に処理する装置やシス
テムも急速に発達し、実用化されるようになって来た。
これら情報処理機器の1つとして、情報が発生している
(11所から自由に情報を投入処理し、その結果や池の
各種情報を任意に取り出すことが出来る入出力装置の発
達も目覚ましいものがある。
通常、入出力装置は接続される本体装置とのインタフェ
ース条件や仕事の処理手順等を規定したプログラムを持
ち、電源投入後まず本体装置からこれらのプログラムデ
ータ(IPLデータ)をローディングする手順がある。
しかし、入出力装置の使用範囲がより複雑化するにつれ
てシステムの変更等の機会が多くなり。
このシステムの変更等によるIPLデータの変更回数も
多くなっている。
このシステム変更によるIPLデータの変更に対して、
より柔軟に対応出来る人出力装置用IPLデ−りのロー
ディング方式の開発実用化が要求されるようになった。
〔従来の技術〕
第2図は従来のIPLデータローディング方式に関連す
る入出力装置のシステム概要図を示す。
通常、入出力装置2のIPLデータ■は本体装置(中央
処理装置)1における仕事の単位(タスク単位)か、又
は入出力装置を制御する本体装置(中央処理装置)1単
位(但し、複数の本体装置からの制御を受けるシステム
の場合)に作成し、これを1つの連続したJPLデータ
■に編集して本体装置(中央処理装置)1のディスク3
等にファイルしている。
即ち、入出力装置2上のメモリ4構造をそのまま本体装
置(中央処理装置)1のディスク3等に格納して°おり
、入出力装置2のIPLを実行する時は一括してコーデ
ィングする方式が取られていた。
一方、入出力装置2のメモリ4は、タスク単位又は本体
装置(中央処理装置)1単位に所定幅の空間をおいて格
納されている。
〔発明がf’A!決しようとする問題点〕上記のような
IPLデータのローディング方式の場合、タスク単位又
は本体装置(中央処理装置)1単位に作成したデータを
1つの連続したIPLデーデーに編集する作業が余分に
必要となり、又機能変更やシステム変更等によるIPL
データ■の所定個所を部分的に変更するような場合でも
、 IPLデータ(Dの再編成作業が必要になり、こら
れプログラムデータの変更等に柔軟に対応出来ないと言
う問題点がある。
〔問題点を解決するための手段〕
本発明は、上記問題点を解消した新規な入出力装置の初
期設定手順方式を実現することを目的とするものであり
、該問題点は、入出力装置の初期設定時に前記本体装置
から送出されるモジュール化された初期化データを格納
する第1のメモリと。
格納された前記初期化データの各モジュール毎のアドレ
スを示す初期化マツプデータを格納する第2のメモリと
を設け2本体装置は前記入出力装置の初期設λごを実行
するに先立ち該初期化マンプデータを前記第2のメモリ
に送出し格納せしめる本発明による入出力装置の初期設
定手順方式により解決される。
〔作用〕
即ち、 IPLデータを5作成された本体装置のタスク
箪位又は本体装置単位毎にモジュール化し。
そのモジュール単位に認識番号を付加して本体装置のデ
ータファイルに貯蔵すると共に、各モジュール単位の認
識番号に対応した入出力装置上のメモリアドレスを示す
IPLマツプデータを貯蔵し。
モジュール単位にIPLデータを管理することにより、
データ変更等に柔軟に対応出来、しかも入出力装置内メ
モリの効率化が図られる。
〔実施例〕
以下本発明の要旨を第1図に示す実施例により具体的に
°説明する。
第1図は本発明に係る入出力装置の初期設定手順方式の
一実施例で、 (A)はシステムブロック図、 (B)
は入出力装置内メモリでのデータ収容状況図をそれぞれ
示す。
尚図中のfl)〜(n)は認識番号(In)別のIPL
データ、■ばIIILマップデークデーれぞれ示し、又
全図を通じて同一番号は同一対象物又は内容を示す。
本実施例では2本体装置1のディスク3に貯蔵している
IIIL用データは、 IPLマツプデータ■を貯蔵し
ている部分3aと、 IPLデータ(1)〜(n)を貯
蔵している部分3bとに分かれている。
この状態で入出力装置2のIPLデータのローディング
を実行する当たって9本体装置1はまずIPLマツプデ
ータ■を送出し、入出力装置2のメモリ5に格納する。
メモリ5への格納状況は第1図(B)に示すように1例
えば1口番号とアドレス〈ローディングアドレス)とか
らなる領域5a〜5nがIPLデータ(1)〜(fl)
に対応して格納される。
即ち、 IIILマツプデータ■は、 IPLデータ(
1)〜(n)をプログラムモジュールに分割して、各プ
ログラムモジュールがローディングされるべき入出力装
置2 J二のメモリアドレスを示すものである。
次に、 IQ番号を付加したIPLデータ(1)〜(n
lが送出され、メモリ6に格納される。又必要によりI
PLデータ(1)〜fn)単位毎に自由にコーディング
することも出来る。
即ち1例えば、複数の本体装置1からローディングされ
る場合、 IPLデータ(1)を1つの本体装置1から
ローディングし、 IPLデータ(2)はもう1つの本
体装置1からローディングする等効率的にIPLを実行
することが可能である。
〔発明の効果〕
以上のような本発明によれば、システム構成等の変更に
よるIPLデータの変更に柔軟に対応出来るとともに、
効率的に入出力装置側のメモリを使用することが出来る
と言う効果がある。
【図面の簡単な説明】
第1図は本発明に係る入出力装置の初期設定手順方式の
一実施例で、 (A)はシステムブ°ロック図、 (B
)は入出力装置内メモリでのデータ収容状況図。 第2図は従来のIPLデークローディング方式に関連す
る入出力装置のシステム概要図。 をそれぞれ示す。 図において。 lは本体装置、     2は入出力装置。 3ばディスク、     4〜6はメモリ。 をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. データの入出力を行う入出力装置と、前記入出力装置か
    ら入力さるデータを貯蔵したり、貯蔵しているデータを
    前記入出力装置に転送する本体装置からなるシステムに
    おいて、前記入出力装置の初期設定時に前記本体装置か
    ら送出されるモジュール化された初期化データを格納す
    る第1のメモリと、格納された前記初期化データの各モ
    ジュール毎のアドレスを示す初期化マップデータを格納
    する第2のメモリとを設け、本体装置は前記入出力装置
    の初期設定を実行するに先立ち該初期化マップデータを
    前記第2のメモリに送出し格納せしめることを特徴とす
    る入出力装置の初期設定手順方式。
JP59165897A 1984-08-08 1984-08-08 入出力装置の初期設定方法 Expired - Fee Related JPH0646383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59165897A JPH0646383B2 (ja) 1984-08-08 1984-08-08 入出力装置の初期設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59165897A JPH0646383B2 (ja) 1984-08-08 1984-08-08 入出力装置の初期設定方法

Publications (2)

Publication Number Publication Date
JPS6143361A true JPS6143361A (ja) 1986-03-01
JPH0646383B2 JPH0646383B2 (ja) 1994-06-15

Family

ID=15821054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59165897A Expired - Fee Related JPH0646383B2 (ja) 1984-08-08 1984-08-08 入出力装置の初期設定方法

Country Status (1)

Country Link
JP (1) JPH0646383B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111566A (ja) * 1982-12-16 1984-06-27 Omron Tateisi Electronics Co デ−タの転送記憶制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111566A (ja) * 1982-12-16 1984-06-27 Omron Tateisi Electronics Co デ−タの転送記憶制御装置

Also Published As

Publication number Publication date
JPH0646383B2 (ja) 1994-06-15

Similar Documents

Publication Publication Date Title
EP0740254A3 (en) Microprocessor and method for setting up its peripheral functions
JPS6143361A (ja) 入出力装置の初期設定方法
EP0299075A4 (en) TREATMENT UNIT HAVING AT LEAST ONE CO-OWNER.
JPH02105962A (ja) システム起動装置
JPS62125452A (ja) 記憶装置のデ−タバツクアツプ方式
JPH01290061A (ja) プログラマブルコントローラ
JPS6349956A (ja) メモリ管理方式
JP2695930B2 (ja) インテリジェントi/oモジュール
JPH02300843A (ja) 情報処理システム
JPS60176106A (ja) シ−ケンスコントロ−ラ
JPH0273420A (ja) 半導体ディスク装置
JPS6349952A (ja) メモリ管理方式
JPS6385938A (ja) プログラムの多重並行動作制御装置
JPS5810250A (ja) メモリモジユ−ルシステム
JPH01175001A (ja) 記憶データの保護方式
JPS6339063A (ja) プログラムの実行方法
JPS63173154A (ja) 多重プロセツサシステムにおけるタイマ値同時読出方式
JPH03135628A (ja) 端末装置
JPS63249243A (ja) 二次記憶情報セ−ブ方式
JPH04160636A (ja) 駆動情報のロード制御方式
JPS63247847A (ja) 入力デ−タ履歴の保存方式
JPH0233653A (ja) プログラマブル制御装置
JPS62221060A (ja) マイクロプロセツサシステムの制御方法
JPS6349953A (ja) メモリ管理方式
JPH01166240A (ja) プログラムロード制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees