JPH01175001A - 記憶データの保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば各種入出力機器のシーケンス制御を
行うプログラマブルコントローラなどにおいて好適に実
施される記憶データの保護方式に関する。

背景技術 プログラマブルコントローラは、複数の入出力機器に接
続されて、プログラマブルコントローラ内に設けられる
記憶装置に、予め操作者によって入力されるシーケンス
プログラム（以下、ユーザプログラムと称する）に基づ
いて、それらのシーケンス制御を行っている。前記入出
力機器は、出力機器としては、たとえばソレノイドバル
ブ、リレー装置、およびランプなどであって、入力機器
としてはリミットスイッチや各種センナ類である。

プログラマブルコントローラの運転の開始に当たって、
前記複数の入出力機器は、記憶手段にｔ！作者によって
予め入力される初期設定データ基づく初期状態に設定さ
れる。

前述のユーザプログラムおよび初期設定データは、プロ
グラマブルコントローラに与えられる電源が遮断された
場りにおいても、その内容が記憶装置において保持され
、プログラマブルコントローラに再度電源が投入された
ときには、前記保持されるデータに基づいて運転が再開
されなければならない、電源遮断時において、記憶装置
において保持されるデータは、前述のユーザプログラム
および初期設定データの外に、プログラマブルコントロ
ーラの動作態様を設定するための動作パラメータなどが
ある。

典型的な先行技術では、前記記憶装置として揮発性のＩ
Ｃメモリ（ＲＡＭ　：ランダムアクセスメモリ）が用い
られ、これにバックアップ用の電池を接続するようにし
ている。これによって前記揮発性のＩＣメモリには、電
源遮断時においてもバックアップ用の電池から記憶内容
の保持に必要な電圧が供給される。

また他の先行技術では、前記記憶装置として不揮発性の
ＩＣメモリが用いられる。前記不揮発性のＩＣメモリは
、たとえばＥ　Ｐ　ＲＯＭ　（ＥｒａｓａｂｌｅＰｒｏ
１ｔｒａ＋＊＠ａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅ＋
＊ｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ
　Ｅｒ１ｓａｂｌｅ　Ｐｒｏｇｒａｎｍａｂｌｅ　Ｒｅ
ａｄ（ｌｎｌｙ　Ｍｅｍｏｒｙ）などが用いられる。

発明が解決しようとする問題点 前記第１の先行技術では、記憶内容の保持のためにバッ
クアップ用の電池を用いるため、その寿命などを考慮し
てメンテナンスを行う必要がある。

また第２の先行技術においてＥＥＰＲＯＭを用いる場合
には、データの書込みに要する時間が、たとえば６４バ
イト当たり約１０ｍｓ　ｅ　ｃと比較的長く、ＲＡＭを
用いる場合に比叔してプログラマブルコントローラの演
算処理時間が長くなる。

またＥＰＲＯＭを用いる場合には、データの書込みをプ
ログラマブルコントローラの運転中に行うことができな
いため、プログラマブルコントローラの汎用性が低くな
ってしまう。

本発明の目的は、バックアップ用電池などの内部電源を
必要とせず、がっ、記憶手段に対するデータの書込み／
読出しが高速に行われるようにした記憶データの保護方
式を提供することである。

問題点を解決するための手段 本発明は、予めデータが書込まれる書込み／読出し自在
な不揮発性の第１記憶手段と、第１記憶手段よりも高速
で書込み／読出し自在な揮発性の第２記憶手段と、 第１記憶手段および第２記憶手段を付勢する電源とを含
み、 電源投入時には第１記憶手段の記憶内容が第２記憶手段
に転送され、その後に第２記憶手段に対してデータの書
込み／読出しが行われるようにしたことを特徴とする記
憶データの保護方式である。

作　　用 本発明においては、不揮発性の第１記憶手段には予めデ
ータが書込まれ、前記予め書込まれるデータは電源投入
時において高速に書込み／読出し自在な揮発性の第２記
憶手段に転送される。このようなデータ転送が行われた
後に、第２記憶手段に対してデータの書込み／読出しが
行われる。

これによって電源遮断時には第１記憶手段においてデー
タが保持され、該第１記憶手段は不揮発性であるため、
その記憶内容の保持のためにバックアップ用の電池など
の内部電源を必要とすることはない。またデータ処理装
置などによって前記予め書込まれるデータを用いる演算
処理が行われる場合には、データ処理装置は第２記憶手
段に対してデータの書込み／読出しを行うことができる
ため、データ処理装置は高速に演算処理を行うことがで
きる。

実施例 第１図は本発明の一実施例に従うプログラマブルコント
ローラ１の基本的な構成を示すブロック図である。プロ
グラマブルコントローラ１は、複数の入出力機器２のシ
ーケンス制御を行う。前記複数の入出力機器２は、たと
えば出力機器としてはソレノイドバルブ、リレー装置お
よびランプなどであって、また入力機器としてはリミッ
トスイッチや各種センサ類などである。プログラマブル
コントローラ１は、前記複数の入出力機器２と、たとえ
ば、いわば時分割的にデータ通信を行うことによって、
全ての入出力機器２に対してデータの送信／受信を行い
ながらそれらのシーケンス制御を行っている。

プログラマブルコントローラ１には、交流電源３からそ
の内部に含まれる電源回路４に電力が供給されている。

電源回路４では、交流電源３から与えられる電力から、
プログラマブルコントローラ１内の各部を付勢する動作
電圧を作成し、ライン５，６に導出する。ライン５．６
に導出される動作電圧は、たとえば５■に選ばれてもよ
い。

ライン５．６には、ＣＰ　Ｕ　（ＣｅｎｔｒａｌＰｒｏ
ｃｅｓｓｉｎｇ　Ｕｎｉｔ）　７が接続されている。ラ
イン５゜６にはさらに、オペレーティングシステムを記
憶したＲＯＭ　（リードオンリメモリ）８、後述する第
１記憶手段であるメモリ９、および入出力機器２とプロ
グラマブルコントローラ１との間のデータ通信を制御す
る入出力制御部１０が接続されている。また後述する第
２記憶手段であるメモリ１２も、電源切換回路１１を介
して、ライン５．６に接続されており、さらに電源回路
４からライン５．６に導出される動作電圧を監視する電
源監視回路１３にもライン５．６から動作電圧が供給さ
れている。

電源監視回路１３は、ライン５．６から与えられる動作
電圧のレベルを監視しており、ＣＰＵ７の動作可能電圧
レベルでレベル弁別して、ライン１４を介してＣＰＵ７
に制御信号を与えている。

ＣＰｔＪ７では、ライン１４から与えられる制御信号に
基づいて、その動作が開始または停止される。

電源切換回路１１は−、ライン５，６に接続されるとと
もに、メモリ１２の記憶内容を保持するためのバックア
ップ用電池１５にもライン１６．１７を介して接続され
ている。電源切換回路１１では、ライン５．６から与え
られる動作電圧と、ライン１６．１７を介して与えられ
る電圧とのいずれか一方を選択してメモリ１２に与えて
いる。本実施例においては、前記バックアップ用電池１
５はライン１６．１７に接続されなくてもよい。

ＣＰＵ７、ＲＯＭ８、メモリ９、入出力制御部１０、メ
モリ１２は、いずれも内部バス１８に接続されている。

プログラマブルコントローラ１内におけるデータ転送は
、ＣＰＵ７の制御のもとに、この内部バス１８を介して
行われる。

ＣＰＵ７には、インタフェース１９を介してたとえばキ
ー人力装置などによって実現されるプログラマ２０が接
続されている。操作者は、このプログラマ２０を操作す
ることによって、複数の入出力機器２の所望のシーケン
ス制御を実現するためのプログラム（以下、ユーザプロ
グラムと称する）の入力、および電源投入時における入
出力機器２のそれぞれの初期状態を設定するためのデー
タ（以下、初期設定データと称する〉の入力などを行う
ことができる。前記複数の入出力機器２には、ライン５
．６から図示しない電源回路を介して、それぞれに動作
電圧が供給されている。

メモリ９は、不揮発性のＩＣメモリ、すなわちｆ３．　
Ｅ　Ｐ　ＲＯＭ　（［：１６ｃＬｒｉｃａｌｌｙ　Ｅｒ
ａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０
ｎｌｙ　Ｍｅｍｏｒｙ）などによって構成されている。

メモリ９には、プログラマブルコントローラ１によるシ
ーケンス制御に先だって、プログラマ２０の操作によっ
て、ユーザプログラムおよび初期設定データなどがその
内部の所定の記憶領域（以下、この記憶領域をシステム
メモリと称する）に書込まれている。メモリ９に書込ま
れたデータは、該メモリ９が不揮発性であるため、電源
遮断時においても保持される。

メモリ１２は、揮発性のＩＣメモリ、すなわちＲＡＭ　
（ランダムアクセスメモリ）によって構成されており、
したがってメモリ１２と内部バス１８との間のデータの
授受は高速に行われる。バックアップ用電池１５がライ
ン１６．１７に接続されているときには、電源遮断時に
おいて電源切換回路１１からはバックアンプ用電池１５
がライン１６．１７に導出する電圧がメモリ１２与えら
れる。これによってメモリ１２の記憶内容は、電源遮断
時においても保持されることになる。またバックアップ
用電池１５がライン１６．１７に接続されていないとき
には、電源遮断時において電源切換回路１１からはいず
れの電圧もメモリ１２に与えられず、したがってメモリ
１２の記憶内容は保持されない。ただし電源切換回路１
１は、電源が投入されている期間にはライン５．６に導
出されている動作電圧をメモリ１２に与えている。

メモリ９のシステムメモリには前）本のユーザプログラ
ム、初期設定データの外にプログラマブルコントローラ
１の動作１様を設定するための動作パラメータが格納さ
れている。動作パラメータは、プログラマブルコントロ
ーラ１によるシーケンス制御に先だって、プログラマ２
０の操作によって書込まれ、それらはバックアップ用電
池１５の有無に対応するプログラマブルコントローラ１
の電源投入直後における動作態様を設定する動作パラメ
ータや、メモリ９の記憶態様を設定するためのパラメー
タなどである。

第２図はプログラマブルコントローラ１の電源投入直後
の動作を説明するためのフローチャートである。電源が
投入されて電源回路４がライン５゜６に導出する動作電
圧が、ＣＰＵ７の動作可能電圧に達すると、電源監視回
路１３からライン１４を介して与えられる制御信号によ
り、ＣＰＵ７はその動作を開始する。ＣＰＵ７はまず、
メモリ９内のシステムメモリにおいて動作パラメータを
記憶したアドレスＡ１を参照する。このアドレスＡ１に
格納される動作パラメータの一例が第１表に示されてい
る。

第　　　１　　　表 動作パラメータはたとえば、動作パラメータｄ１、ｄ２
．ｄ３の３通りに選ばれ、アドレスＡ１に動作パラメー
タｄ１が格納されているときには。

バックアップ用電池１５がライン１６．１７に接続され
ている場合に対応する運転モード（以下、［電池付き運
転モードＪと称する）が選択される。

またアドレスＡ１に動作パラメータｄ２または動作パラ
メータｄ３が格納されているときには、プログラマブル
コントローラ１の運転モードは、バックアップ用電池１
５がライン１６．１７に接続されていない場合の運転モ
ード（以下、「電池無し運転モード」と称する）に選ば
れる。さらにアドレスＡ１に動作パラメータｄ２が格納
されているときには、「電池無し運転モード」に伴う電
源投入直後の後述する処理が行われた後に、プログラマ
ブルコントローラ１は停止状態となって、プログラマ２
０からのシーケンス制御開始の指示を待機する。またア
ドレスＡ１に動作パラメータｄ３が格納されているとき
には、電源投入直後の処理の後に、直ちにシーケンス制
御が開始される。

ＣＰＵ７はまず、ステップｎ１においてメモリ９内のシ
ステムメモリのアドレスＡ１に格納される前述の動作パ
ラメータを参照して、「電池無し運転モード」かどうか
を判断する。「電池無し運転モード」であると判断され
るとステップｎ２に進み、「電池付き運転モード」であ
ると判断されるとステップｎ６に進んで、プログラマブ
ルコントローラ１は運転を開始する。すなわち「電池付
き運転モード」が選択されているときには、バックアッ
プ用電池１５はライン１６．１７に接続されているため
、メモリ１２では前回電源が遮断状態となったときの記
憶内容が保持されているため、ＣＰＵ７はメモリ１２に
アクセスして、直ちに演算処理を開始することができる
。

ステップｎ１において「電池無し運転モード」であると
判断されるとステップｎ２に進み、まずメモリ１２の記
憶領域がクリアされる。

ステップｎ３においては、メモリ９の記憶内容が読出さ
れ、ＣＰＵ７によってサムチエツクが行われる。このサ
ムチエツクの結果に基づいてステップｎ４では、メモリ
９の記憶内容が正常であるかどうかが判断され、正常で
ないと判断されるとプログラマブルコントローラ１の周
辺機器に「異常コード」が出力される。

ステップｎ４においてメモリ９の記憶内容が正常である
と判断されるとステップｎ５に進み、メモリ９の記憶内
容はメモリ１２に転送される。これによってメモリ１２
にはユーザプログラムメモリ、初期設定データなどが与
えられることになる。

ステップｎ５においてメモリ９からメモリ１２に転送さ
れる記憶内容は、メモリ９の前述のシステムメモリに記
憶されるメモリ９の記憶態様を設定するパラメータに基
づいてＡ択される。

次に処理はステップｎ６に進んで、プログラマブルコン
トローラ１ではそのシーケンス制（卸が開始される。た
だしシステムメモリのアドレスＡ１に格納される動作パ
ラメータが、動作パラメータｄ２である場合においては
、プログラマ２０からのシーケンス制御開始の指示の後
に運転が開始されることになる。

ステップｎ６におけるプログラマブルコントローラ１の
運転は、ＣＰＵ７がメモリ１２にアクセスして順次的に
演算処理を行う、ことによって行われる。メモリ１２は
前述のようにＲＡＭによって構成されているため、デー
タの書込み／読出しを高速に行うことができる。これに
よってＣＰＵ７は、メモリ１２から必要なデータを読出
し、またＣＰＵ７における演算結果をメモリ１２に書込
みながらその処理を高速に行うことができる。

以にのように本実施例においては、電源遮断時において
保持すべきデータは、メモリ９において保持される。メ
モリ９は不揮発性のＩＣメモリによって構成されている
ため、その記憶内容の保持のためにバックアップ用の電
池などの内部電源を必要とすることはない。また電源投
入時には、メモリ９の記憶内部はメモリ１２に転送され
る。メモリ１２は高速に書込み／読出し可能なＲＡＭに
よって構成されているため、ＣＰＵ７はその演算処理に
当たってメモリ１２にアクセスすることにより高速な処
理を行うことができる。

前述の実施例において、メモリ９内のシステムメモリに
は、メモリ９の記憶態様を指定するためのパラメータを
設定することができるようにしてもよい。これによって
、プログラマ２０の操作によって、電源遮断時において
保持され、電源投入時においてメモリ１２に転送される
メモリ９内の記憶内容の変更を行うことができるように
なる。

効　　果 以上のように本発明に従えば、バックアップ甲の電池な
どの内部電源を用いることなしに記憶内容を保持するこ
とができまた、電源投入時における演算処理に当たって
は、データの読出し／書込みが高速に行われるため、た
とえばプログラマブルコントローラなどにおいてそのメ
ンテナンスが簡略化されるとともに、高速なシーケンス
制御が実現される。

【図面の簡単な説明】

第１図は本発明の一実施例に従うプログラマブルコント
ローラーの基本的な構成を示すブロック図、第２図は前
記プログラマブルコントローラーの電源投入直後におけ
る動作を説明するためのフローチャートである。 １・・・プログラマブルコントローラ、３・・・交流電
源、４・・・電源回路、７・・・ＣＰＵ、９．１２・・
・メモリ 代理人　　弁理士　西教　圭一部 第２図 手　Ｍ　補　正　害（方式） 昭和６３年　４月　２日

Claims (1)

1. 【特許請求の範囲】 予めデータが書込まれる書込み／読出し自在な不揮発性
   の第１記憶手段と、 第１記憶手段よりも高速で書込み／読出し自在な揮発性
   の第２記憶手段と、 第１記憶手段および第２記憶手段を付勢する電源とを含
   み、 電源投入時には第１記憶手段の記憶内容が第２記憶手段
   に転送され、その後に第２記憶手段に対してデータの書
   込み／読出しが行われるようにしたことを特徴とする記
   憶データの保護方式。