JPH0510698B2 - - Google Patents
Info
- Publication number
- JPH0510698B2 JPH0510698B2 JP60274560A JP27456085A JPH0510698B2 JP H0510698 B2 JPH0510698 B2 JP H0510698B2 JP 60274560 A JP60274560 A JP 60274560A JP 27456085 A JP27456085 A JP 27456085A JP H0510698 B2 JPH0510698 B2 JP H0510698B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- identification name
- power supply
- service processor
- distribution board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 48
- 238000012545 processing Methods 0.000 claims description 26
- 101000832455 Pimpla hypochondriaca Small venom protein 1 Proteins 0.000 description 9
- 238000012790 confirmation Methods 0.000 description 9
- 238000003745 diagnosis Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機システムの装置構成認識方式に
関し、特にサービスプロセツサの制御対象とする
論理装置の構成認識方式に関する。
関し、特にサービスプロセツサの制御対象とする
論理装置の構成認識方式に関する。
サービスプロセツサ（以下SVPと称す）によ
り、中央処理装置（以下CPUと称す）、主記憶装
置（以下MMUと称す）、入出力制御装置（以下
IOPと称す）等の論理装置の保守診断および運転
制御を行なう計算機システムでは、SVPが保守
診断および運転制御の対象とする論理装置として
どのようなものが構成されているかを認識するこ
とが先ず必要となる。
り、中央処理装置（以下CPUと称す）、主記憶装
置（以下MMUと称す）、入出力制御装置（以下
IOPと称す）等の論理装置の保守診断および運転
制御を行なう計算機システムでは、SVPが保守
診断および運転制御の対象とする論理装置として
どのようなものが構成されているかを認識するこ
とが先ず必要となる。
従来、そのような認識を行なう方式として、
予めSVPの記憶部に入手により論理装置の
構成情報を書込んでおき、それをSVP動作時
に読出すことで認識する方式 各論理装置に識別名を記憶するレジスタを特
たせ、SVPがそのレジスタの内容を読出すこ
とで認識する方式 が知られている。
構成情報を書込んでおき、それをSVP動作時
に読出すことで認識する方式 各論理装置に識別名を記憶するレジスタを特
たせ、SVPがそのレジスタの内容を読出すこ
とで認識する方式 が知られている。
しかし、上述した従来の入手により構成情報を
SVPの記憶部に書込んでおく方式は、操作し
た人間の誤りが入る可能性があるという欠点と、
増設等の構成変更のたびに構成情報を入力し直さ
なければならないという欠点がある。
SVPの記憶部に書込んでおく方式は、操作し
た人間の誤りが入る可能性があるという欠点と、
増設等の構成変更のたびに構成情報を入力し直さ
なければならないという欠点がある。
また、上述した論理装置に識別名を記憶するレ
ジスタを持ちそれを読出すことにより構成情報を
得る方式は、計算機システム全体への電源投入
を制御する分電盤のスイツチが投入されると共に
各論理装置の電源スイツチが投入され、各論理装
置に全体として電源が供給されて論理装置が通常
の動作可能状態になつて始めて構成の認識が可能
となるため、各論理装置の電源スイツチの投入が
為されないと、その論理装置に全体として電源が
投入されておらず論理装置が通常の動作可能状態
になつていないのか、或いはその論理装置自体が
構成されていないのかの区別が明確にならないと
いう欠点がある。なお、この後者の方式におい
て、分電盤のスイツチが投入された際、直ちに構
成されている全ての論理装置内の全体に電源が供
給され通常の動作が可能なように構成しておけ
ば、上述の欠点はほぼ解消されるが、その反面、
各論理装置の全体に電源を供給する動作を個別に
行なうことが困難となり、例えば電源異常チエツ
ク等の処理を個別に行なつたのち各論理装置を個
別に動作可能状態とするようなことができなくな
る。
ジスタを持ちそれを読出すことにより構成情報を
得る方式は、計算機システム全体への電源投入
を制御する分電盤のスイツチが投入されると共に
各論理装置の電源スイツチが投入され、各論理装
置に全体として電源が供給されて論理装置が通常
の動作可能状態になつて始めて構成の認識が可能
となるため、各論理装置の電源スイツチの投入が
為されないと、その論理装置に全体として電源が
投入されておらず論理装置が通常の動作可能状態
になつていないのか、或いはその論理装置自体が
構成されていないのかの区別が明確にならないと
いう欠点がある。なお、この後者の方式におい
て、分電盤のスイツチが投入された際、直ちに構
成されている全ての論理装置内の全体に電源が供
給され通常の動作が可能なように構成しておけ
ば、上述の欠点はほぼ解消されるが、その反面、
各論理装置の全体に電源を供給する動作を個別に
行なうことが困難となり、例えば電源異常チエツ
ク等の処理を個別に行なつたのち各論理装置を個
別に動作可能状態とするようなことができなくな
る。
本発明はこのような従来の欠点を改善したもの
であり、その目的は、予めSVPに構成情報を設
定する必要がなく、然も計算機システム全体への
電源投入を制御する分電盤のスイツチさえ投入し
ておけば装置内の全体に電源が供給されていない
論理装置も含めて、構成されている論理装置を正
しく認識できる方式を提供することにある。
であり、その目的は、予めSVPに構成情報を設
定する必要がなく、然も計算機システム全体への
電源投入を制御する分電盤のスイツチさえ投入し
ておけば装置内の全体に電源が供給されていない
論理装置も含めて、構成されている論理装置を正
しく認識できる方式を提供することにある。
本発明は上記目的を達成するために、SVPと、
該SVPに接続される複数の論理装置とから構成
される計算機システムにおいて、 前記SVPおよび前記複数の論理装置への電源
投入の制御を行う分電盤を備えると共に、 前記各論理装置に、 前記分電盤から自論理装置へ電源が供給される
ことにより、自論理装置内へ副電源を供給すると
共に電源ON信号を前記SVPに送出する第２の電
源回路と、 前記分電盤から自論理装置へ電源が供給される
と共に前記副電源が供給され更に起動指示が為さ
れることにより自論理装置の論理部に主電源を供
給する第１の電源回路と、 前記副電源によつて動作する、識別名が記憶さ
れた識別名記憶回路と、 前記副電源によつて動作し、前記SVPからの
指示に応答して前記識別名記憶回路に記憶された
識別名の前記SVPへの送出、前記第１の電源回
路への起動指示を行うコマンド処理回路とを備
え、 前記SVPに、 論理装置との接続ポートに１対１に対応するエ
ントリを備えた構成テーブルと、 前記分電盤から電源が供給された後の初期設定
処理において、電源ON信号の有無を確認して電
源ON信号有りの論理装置に対してはそのコマン
ド処理回路に指示を送出して識別名を読出す処理
を、論理装置との全ての接続ポートについて実行
し、前記構成テーブルの各エントリに未接続の情
報または論理装置の識別名を設定する構成認識手
段とを有するように構成される。
該SVPに接続される複数の論理装置とから構成
される計算機システムにおいて、 前記SVPおよび前記複数の論理装置への電源
投入の制御を行う分電盤を備えると共に、 前記各論理装置に、 前記分電盤から自論理装置へ電源が供給される
ことにより、自論理装置内へ副電源を供給すると
共に電源ON信号を前記SVPに送出する第２の電
源回路と、 前記分電盤から自論理装置へ電源が供給される
と共に前記副電源が供給され更に起動指示が為さ
れることにより自論理装置の論理部に主電源を供
給する第１の電源回路と、 前記副電源によつて動作する、識別名が記憶さ
れた識別名記憶回路と、 前記副電源によつて動作し、前記SVPからの
指示に応答して前記識別名記憶回路に記憶された
識別名の前記SVPへの送出、前記第１の電源回
路への起動指示を行うコマンド処理回路とを備
え、 前記SVPに、 論理装置との接続ポートに１対１に対応するエ
ントリを備えた構成テーブルと、 前記分電盤から電源が供給された後の初期設定
処理において、電源ON信号の有無を確認して電
源ON信号有りの論理装置に対してはそのコマン
ド処理回路に指示を送出して識別名を読出す処理
を、論理装置との全ての接続ポートについて実行
し、前記構成テーブルの各エントリに未接続の情
報または論理装置の識別名を設定する構成認識手
段とを有するように構成される。
分電盤のスイツチが投入されると、投入された
スイツチに応じてSVP、論理装置に電源が供給
される。
スイツチに応じてSVP、論理装置に電源が供給
される。
分電盤から電源の供給を受けた論理装置では、
その第２の電源回路が自論理装置内へ副電源を供
給すると共に電源ON信号をSVPに送出する。こ
の副電源の供給により、主電源を自論理装置の論
理部に供給する第１の電源回路、自論理装置の識
別名記憶している識別名記憶回路、SVPからの
指示を受付けて処理するコマンド処理回路が動作
可能になる。但し、第１の電源回路は未だ主電源
の供給を開始せず、コマンド処理回路がSVPか
ら電源投入コマンドを受け付け、第１の電源回路
に対し起動指示を出した時点で主電源の供給を開
始する。
その第２の電源回路が自論理装置内へ副電源を供
給すると共に電源ON信号をSVPに送出する。こ
の副電源の供給により、主電源を自論理装置の論
理部に供給する第１の電源回路、自論理装置の識
別名記憶している識別名記憶回路、SVPからの
指示を受付けて処理するコマンド処理回路が動作
可能になる。但し、第１の電源回路は未だ主電源
の供給を開始せず、コマンド処理回路がSVPか
ら電源投入コマンドを受け付け、第１の電源回路
に対し起動指示を出した時点で主電源の供給を開
始する。
他方、SVPでは分電盤から電源が供給された
後の初期設定処理において、その構成認識手段
が、電源ON信号の有無を確認して電源ON信号
有りの論理装置に対してはそのコマンド処理回路
に指示を送出して識別名を読出す処理を、論理装
置との全ての接続ポートについて実行し、構成テ
ーブルの各エントリに未接続の情報または論理装
置の識別名を設定することにより、当該計算機シ
ステムに接続されており且つ分電盤から電源が供
給されている論理装置の認識を行う。
後の初期設定処理において、その構成認識手段
が、電源ON信号の有無を確認して電源ON信号
有りの論理装置に対してはそのコマンド処理回路
に指示を送出して識別名を読出す処理を、論理装
置との全ての接続ポートについて実行し、構成テ
ーブルの各エントリに未接続の情報または論理装
置の識別名を設定することにより、当該計算機シ
ステムに接続されており且つ分電盤から電源が供
給されている論理装置の認識を行う。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図を参照すると、本発明の一実施例は、
SVP１、CPU２、MMU３、IOP４、分電盤５か
ら構成される。
SVP１、CPU２、MMU３、IOP４、分電盤５か
ら構成される。
SVP１は構成認識手段１１を有し、CPU２は、
第１の電源回路である主電源路２１、第２の電源
回路である副電源回路２２、CPU２の識別名を
記憶する識別名記憶回路２３、コマンド処理回路
２４を有し、同様にMMU３及びIOP４は、それ
ぞれ第１の電源回路である主電源回路３１，４
１、第２の電源回路である副電源回路３２，４
２、自論理装置の識別名を記憶する識別名記憶回
路３３，４２、コマンド処理回路３４，４４を有
する。また、SVP１のポートとコマンド処理回
路２４，３４，４４及び副電源回路２２，３２，
４２とは信号線６１〜６６で接続されている。
第１の電源回路である主電源路２１、第２の電源
回路である副電源回路２２、CPU２の識別名を
記憶する識別名記憶回路２３、コマンド処理回路
２４を有し、同様にMMU３及びIOP４は、それ
ぞれ第１の電源回路である主電源回路３１，４
１、第２の電源回路である副電源回路３２，４
２、自論理装置の識別名を記憶する識別名記憶回
路３３，４２、コマンド処理回路３４，４４を有
する。また、SVP１のポートとコマンド処理回
路２４，３４，４４及び副電源回路２２，３２，
４２とは信号線６１〜６６で接続されている。
分電盤５は、計算機システム全体への電源投入
を制御するもので、一つ或いは複数のスイツチを
有し、これらのスイツチが投入されたときに交流
電源がその投入されたスイツチに関連する論理装
置例えばSVP１、CPU２、MMU３、IOP４に供
給される。
を制御するもので、一つ或いは複数のスイツチを
有し、これらのスイツチが投入されたときに交流
電源がその投入されたスイツチに関連する論理装
置例えばSVP１、CPU２、MMU３、IOP４に供
給される。
電源投入は分電盤５のスイツチ投入から開始
し、分電盤５の図示しないスイツチが投入された
ことにより、SVP１と主電源回路２１，３１，
４１と副電源回路２２，３２，４２とに交流電源
が供給される。副電源回路２２，３２，４２はこ
の交流電源によりそれぞれの主電源回路２１，３
１，４１と識別名記憶回路２３，３３，４３とコ
マンド処理回路２４，３４，４４に直流電源を供
給すると共に、信号線６４〜６６を介してSVP
１のポートに対する電源ON信号をONにする。
また主電源回路２１，３１，４１は、分電盤５か
ら交流電源を供給され、副電源回路２２，３２，
４２から直流電源を供給されただけではCPU２、
MMU３、IOP４の論理部に直流電源を供給せ
ず、例えばSVP１から信号線６１〜６３を経由
して電源投入コマンドがコマンド処理回路２４，
３４，４４に送出された時点でコマンド処理回路
２４，３４，４４の出力で論理部への直流電源の
供給を開始する。即ち、装置の全体に電源を供給
する動作は各論理装置毎に個別に行なえる。
し、分電盤５の図示しないスイツチが投入された
ことにより、SVP１と主電源回路２１，３１，
４１と副電源回路２２，３２，４２とに交流電源
が供給される。副電源回路２２，３２，４２はこ
の交流電源によりそれぞれの主電源回路２１，３
１，４１と識別名記憶回路２３，３３，４３とコ
マンド処理回路２４，３４，４４に直流電源を供
給すると共に、信号線６４〜６６を介してSVP
１のポートに対する電源ON信号をONにする。
また主電源回路２１，３１，４１は、分電盤５か
ら交流電源を供給され、副電源回路２２，３２，
４２から直流電源を供給されただけではCPU２、
MMU３、IOP４の論理部に直流電源を供給せ
ず、例えばSVP１から信号線６１〜６３を経由
して電源投入コマンドがコマンド処理回路２４，
３４，４４に送出された時点でコマンド処理回路
２４，３４，４４の出力で論理部への直流電源の
供給を開始する。即ち、装置の全体に電源を供給
する動作は各論理装置毎に個別に行なえる。
SVP１の図示しない直流電源スイツチを投入
すると、SVP１の各部に直流電源が供給される。
これによりSVP１の動作が開始され、SVP１の
プログラムがロードされて実行される。そして、
SVP１のプログラムの初期設定処理で構成認識
手段１１が起動される。
すると、SVP１の各部に直流電源が供給される。
これによりSVP１の動作が開始され、SVP１の
プログラムがロードされて実行される。そして、
SVP１のプログラムの初期設定処理で構成認識
手段１１が起動される。
構成認識手段１１は、例えば第２図に示すよう
な構成テーブルに従つて動作する。構成テーブル
はSVP１に接続可能な最大論理装置数と同じエ
ントリ数を有し、各エントリ番号がSVP１のポ
ート番号に対応し、後述するように識別名が各エ
ントリに設定される。
な構成テーブルに従つて動作する。構成テーブル
はSVP１に接続可能な最大論理装置数と同じエ
ントリ数を有し、各エントリ番号がSVP１のポ
ート番号に対応し、後述するように識別名が各エ
ントリに設定される。
構成認識手段１１は、例えば第３図に示すよう
に最大構成繰返し処理１０１と、電源ON確認処
理１０２と、識別名読出処理１０３と、識別名登
録処理１０４と、未接続登録処理１０５とを行な
う。この内、最大構成繰返し処理１０１は次の電
源ON確認処理１０２、識別名読出処理１０３、
識別名登録処理１０４、又は電源ON確認処理１
０２と未接続登録処理１０５の各処理が構成テー
ブルの全エントリに対して実行されたかどうかを
確認する処理で、実行されていれば構成認識手段
１１の処理が終了することになる。また、実行さ
れていなければ電源ON確認処理１０２、識別名
読出処理１０３、識別名登録処理１０４、又は電
源ON確認処理１０２と未接続登録処理１０５の
何れかを構成テーブルの次のエントリに対して行
なう。
に最大構成繰返し処理１０１と、電源ON確認処
理１０２と、識別名読出処理１０３と、識別名登
録処理１０４と、未接続登録処理１０５とを行な
う。この内、最大構成繰返し処理１０１は次の電
源ON確認処理１０２、識別名読出処理１０３、
識別名登録処理１０４、又は電源ON確認処理１
０２と未接続登録処理１０５の各処理が構成テー
ブルの全エントリに対して実行されたかどうかを
確認する処理で、実行されていれば構成認識手段
１１の処理が終了することになる。また、実行さ
れていなければ電源ON確認処理１０２、識別名
読出処理１０３、識別名登録処理１０４、又は電
源ON確認処理１０２と未接続登録処理１０５の
何れかを構成テーブルの次のエントリに対して行
なう。
電源ON確認処理１０２はSVP１のポートに接
続されている電源ON信号を確認し、ONであれ
ば次に識別名読出処理１０３を行なわせ、OFF
であれば次に未接続登録処理１０５を行なわせる
処理を行なう。例えば、エントリ番号「１」にポ
ート「１」が対応しそのポート「１」にCPU２
の電源ON信号が接続されているならば、副電源
回路２２は分電盤５から交流電源が供給されたと
きSVP１に対する電源ON信号をONにするので、
電源ON確認処理１０２ではポート「１」の電源
ON信号がONであることを検出し、次に識別名
読出処理１０３が行なわれる。また、エントリ番
号「４」にポート「４」が対応してポート「４」
に論理装置が接続されていない場合、ポート
「４」の電源ON信号はONにならず、電源ON確
認処理１０２ではOFFが検出され、次に未接続
登録処理１０５が行なわれる。
続されている電源ON信号を確認し、ONであれ
ば次に識別名読出処理１０３を行なわせ、OFF
であれば次に未接続登録処理１０５を行なわせる
処理を行なう。例えば、エントリ番号「１」にポ
ート「１」が対応しそのポート「１」にCPU２
の電源ON信号が接続されているならば、副電源
回路２２は分電盤５から交流電源が供給されたと
きSVP１に対する電源ON信号をONにするので、
電源ON確認処理１０２ではポート「１」の電源
ON信号がONであることを検出し、次に識別名
読出処理１０３が行なわれる。また、エントリ番
号「４」にポート「４」が対応してポート「４」
に論理装置が接続されていない場合、ポート
「４」の電源ON信号はONにならず、電源ON確
認処理１０２ではOFFが検出され、次に未接続
登録処理１０５が行なわれる。
識別名読出処理１０３は電源ON確認処理１０
２でONが検出されたポートに接続される論理装
置の識別名を読出す処理を行なう。例えば、
CPU２の接続されているポートでは、コマンド
処理回路２４に対して識別名読出コマンドが実行
され、識別名記憶回路２３からCPU２の識別名
が読出され、SVP１に取込まれる。同様にMMU
３、IOP４の接続されているポートにて識別名読
出コマンドが実行されると、それぞれのコマンド
処理回路３４，４４と識別名記憶回路３３，４３
によりそれぞれの識別名が読出される。
２でONが検出されたポートに接続される論理装
置の識別名を読出す処理を行なう。例えば、
CPU２の接続されているポートでは、コマンド
処理回路２４に対して識別名読出コマンドが実行
され、識別名記憶回路２３からCPU２の識別名
が読出され、SVP１に取込まれる。同様にMMU
３、IOP４の接続されているポートにて識別名読
出コマンドが実行されると、それぞれのコマンド
処理回路３４，４４と識別名記憶回路３３，４３
によりそれぞれの識別名が読出される。
識別名登録処理１０４は、識別名読出処理１０
３で読出された識別名を構成テーブルに設定する
処理を行なう。例えばポート「１」にCPU２が
接続されていてその識別名が「83」の場合、構成
テーブルのエントリ番号「１」のエントリに
「83」が登録される。同様にして、MMU３の識
別名「85」、IOP４の識別名「80」が第２図に示
すように対応するエントリに登録される。
３で読出された識別名を構成テーブルに設定する
処理を行なう。例えばポート「１」にCPU２が
接続されていてその識別名が「83」の場合、構成
テーブルのエントリ番号「１」のエントリに
「83」が登録される。同様にして、MMU３の識
別名「85」、IOP４の識別名「80」が第２図に示
すように対応するエントリに登録される。
未接続登録処理１０５は、ポートに対応するエ
ントリに論理装置が接続されていないことを示す
コード例えば「00」を第２図に示すように設定す
る処理を行なう。
ントリに論理装置が接続されていないことを示す
コード例えば「00」を第２図に示すように設定す
る処理を行なう。
構成認識手段１１の全処理が終了したとき、構
成テーブル内には分電盤５から交流電源が供給さ
れている装置の識別名が、その装置の接続される
ポートに対応するエントリに登録され、交流電源
が供給されていない装置（例えば分電盤５の複数
のスイツチのうち投入されていないスイツチに対
応する装置）の接続されるポートに対応するエン
トリや、装置の接続されていないエントリには、
接続なしを示すコードが登録される。本実施例で
は主電源回路２１，３１，４１からCPU２、
MMU３、IOP４の論理部に直流電源が供給され
ていない状態でCPU２、MMU３、IOP４が構成
されていることが認識できる。
成テーブル内には分電盤５から交流電源が供給さ
れている装置の識別名が、その装置の接続される
ポートに対応するエントリに登録され、交流電源
が供給されていない装置（例えば分電盤５の複数
のスイツチのうち投入されていないスイツチに対
応する装置）の接続されるポートに対応するエン
トリや、装置の接続されていないエントリには、
接続なしを示すコードが登録される。本実施例で
は主電源回路２１，３１，４１からCPU２、
MMU３、IOP４の論理部に直流電源が供給され
ていない状態でCPU２、MMU３、IOP４が構成
されていることが認識できる。
以上説明したように、本発明は、自論理装置の
論理部に主電源を供給する第１の電源回路とは別
に、計算機システム全体への電源投入を制御する
分電盤からの自論理装置への電源投入により起動
されると副電源を供給すると共に電源ON信号を
SVPに送出する第２の電源回路と、この第２の
電源回路から供給される副電源で動作する識別名
記憶回路およびコマンド処理回路を各論理装置に
設け、SVPには、論理装置との接続ポートに１
対１に対応するエントリを備えた構成テーブル
と、分電盤から電源が供給された後の初期設定処
理において、電源ON信号の有無を確認して電源
ON信号有りの論理装置に対してはそのコマンド
処理回路に指示を送出して識別名を読出す処理
を、論理装置との全ての接続ポートについて実行
し、構成テーブルの各エントリに未接続の情報ま
たは論理装置の識別名を設定する構成認識手段を
設けたので、 予めSVPに構成情報を設定することなしに
SVPから自動的に論理装置の構成を認識でき
る。
論理部に主電源を供給する第１の電源回路とは別
に、計算機システム全体への電源投入を制御する
分電盤からの自論理装置への電源投入により起動
されると副電源を供給すると共に電源ON信号を
SVPに送出する第２の電源回路と、この第２の
電源回路から供給される副電源で動作する識別名
記憶回路およびコマンド処理回路を各論理装置に
設け、SVPには、論理装置との接続ポートに１
対１に対応するエントリを備えた構成テーブル
と、分電盤から電源が供給された後の初期設定処
理において、電源ON信号の有無を確認して電源
ON信号有りの論理装置に対してはそのコマンド
処理回路に指示を送出して識別名を読出す処理
を、論理装置との全ての接続ポートについて実行
し、構成テーブルの各エントリに未接続の情報ま
たは論理装置の識別名を設定する構成認識手段を
設けたので、 予めSVPに構成情報を設定することなしに
SVPから自動的に論理装置の構成を認識でき
る。
分電盤から電源が供給されている論理装置の
接続されたポートに対応する構成テーブルのエ
ントリには、その論理装置に主電源が投入され
ていなくても、その識別名を設定でき、元々計
算機システムに接続されていないか、接続され
ていても分電盤から電源が供給されていない論
理装置つまりその時点で使用しない論理装置の
接続されるポートに対応する構成テーブルのエ
ントリには、未接続の情報を設定できる。
接続されたポートに対応する構成テーブルのエ
ントリには、その論理装置に主電源が投入され
ていなくても、その識別名を設定でき、元々計
算機システムに接続されていないか、接続され
ていても分電盤から電源が供給されていない論
理装置つまりその時点で使用しない論理装置の
接続されるポートに対応する構成テーブルのエ
ントリには、未接続の情報を設定できる。
第１図は本発明の実施例のブロツク図、第２図
は構成認識手段１１の処理に使用する構成テーブ
ルの一例を示す図および、第３図は構成認識手段
１１の実施例の処理の流れ図である。 １はSVP（サービスプロセツサ）、２はCPU（中
央処理装置）、３はMMU（主記憶装置）、４は
IOP（入出力制御装置）、５は分電盤、１１は構成
認識手段、２１，３１，４１は主電源回路、２
２，３２，４２は副電源回路、２３，３３，４３
は識別名記憶回路、２４，３４，４４はコマンド
処理回路である。
は構成認識手段１１の処理に使用する構成テーブ
ルの一例を示す図および、第３図は構成認識手段
１１の実施例の処理の流れ図である。 １はSVP（サービスプロセツサ）、２はCPU（中
央処理装置）、３はMMU（主記憶装置）、４は
IOP（入出力制御装置）、５は分電盤、１１は構成
認識手段、２１，３１，４１は主電源回路、２
２，３２，４２は副電源回路、２３，３３，４３
は識別名記憶回路、２４，３４，４４はコマンド
処理回路である。
Claims (1)
- 【特許請求の範囲】 １ サービスプロセツサと、該サービスプロセツ
サに接続される複数の論理装置とから構成される
計算機システムにおいて、 前記サービスプロセツサおよび前記複数の論理
装置への電源投入の制御を行う分電盤を備えると
共に、 前記各論理装置に、 前記分電盤から自論理装置へ電源が供給される
ことにより、自論理装置内へ副電源を供給すると
共に電源ON信号を前記サービスプロセツサに送
出する第２の電源回路と、 前記分電盤から自論理装置へ電源が供給される
と共に前記副電源が供給され更に起動指示が為さ
れることにより自論理装置の論理部に主電源を供
給する第１の電源回路と、 前記副電源によつて動作する、識別名が記憶さ
れた識別名記憶回路と、 前記副電源によつて動作し、前記サービスプロ
セツサからの指示に応答して前記識別名記憶回路
に記憶された識別名の前記サービスプロセツサへ
の送出、前記第１の電源回路への起動指示を行う
コマンド処理回路とを備え、 前記サービスプロセツサに、 論理装置との接続ポートに１対１に対応するエ
ントリを備えた構成テーブルと、 前記分電盤から電源が供給された後の初期設定
処理において、電源ON信号の有無を確認して電
源ON信号有りの論理装置に対してはそのコマン
ド処理回路に指示を送出して識別名を読出す処理
を、論理装置との全ての接続ポートについて実行
し、前記構成テーブルの各エントリに未接続の情
報または論理装置の識別名を設定する構成認識手
段とを備えたことを特徴とする計算機システムの
装置構成認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274560A JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274560A JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62134725A JPS62134725A (ja) | 1987-06-17 |
| JPH0510698B2 true JPH0510698B2 (ja) | 1993-02-10 |
Family
ID=17543428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274560A Granted JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134725A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4966610B2 (ja) * | 2006-08-29 | 2012-07-04 | エヌイーシーコンピュータテクノ株式会社 | 情報処理システム、情報処理システムの緊急時電源断方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533283A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | System-constitution-information memory system |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS58105324A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 本体機器と周辺機器との接続装置 |
-
1985
- 1985-12-06 JP JP60274560A patent/JPS62134725A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533283A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | System-constitution-information memory system |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS58105324A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 本体機器と周辺機器との接続装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62134725A (ja) | 1987-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06187283A (ja) | カード | |
| JPH0562785B2 (ja) | ||
| JPS6250944A (ja) | マルチプロセッサシステム | |
| JPH0510698B2 (ja) | ||
| JPS6225328A (ja) | 計算機システムの装置構成認識装置 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| JPH027213B2 (ja) | ||
| JP3124201B2 (ja) | 入出力制御装置 | |
| JPH0720972A (ja) | 活線挿抜装置 | |
| JPS6229822B2 (ja) | ||
| JPS62151909A (ja) | バツテリバツクアツプ制御回路 | |
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPS6242250A (ja) | 主記憶装置 | |
| JPH03240117A (ja) | 電源システム | |
| JPH0531166B2 (ja) | ||
| JP2002041436A (ja) | ハードディスクドライブ切換装置 | |
| JPH0341849B2 (ja) | ||
| JPS58149525A (ja) | 自動電源制御装置 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPS6242233A (ja) | モジユ−ル構成方式 | |
| HU195889B (en) | Intelligent information storing system in particular to computers | |
| JPH0573179A (ja) | 自動シヤツトダウン制御方式 |