JPS6225328A - 計算機システムの装置構成認識装置 - Google Patents
計算機システムの装置構成認識装置Info
- Publication number
- JPS6225328A JPS6225328A JP60165187A JP16518785A JPS6225328A JP S6225328 A JPS6225328 A JP S6225328A JP 60165187 A JP60165187 A JP 60165187A JP 16518785 A JP16518785 A JP 16518785A JP S6225328 A JPS6225328 A JP S6225328A
- Authority
- JP
- Japan
- Prior art keywords
- identification name
- circuit
- power
- power supply
- svp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機システムの装置構成認識方式に関し、特
にサービスプロセッサの制御対象とする論理装置の構成
認識方式に関する。
にサービスプロセッサの制御対象とする論理装置の構成
認識方式に関する。
サービスプロセッサ（以下ＳＶＰと称す）により、中央
処理装置（以下ＣＰＵと称す）、主記憶装置（以下ＭＭ
Ｕと称す）、入出力制御装置（以下１０Ｐと称す）等の
論理装置の保守診断および運転制御を行なう計算機シス
テムでは、ＳＶＰが保守診断および運転制御の対象とす
る論理装置としてどのようなものが構成されているかを
Ｌｒ！、識することが先ず必要となる。
処理装置（以下ＣＰＵと称す）、主記憶装置（以下ＭＭ
Ｕと称す）、入出力制御装置（以下１０Ｐと称す）等の
論理装置の保守診断および運転制御を行なう計算機シス
テムでは、ＳＶＰが保守診断および運転制御の対象とす
る論理装置としてどのようなものが構成されているかを
Ｌｒ！、識することが先ず必要となる。
〔従来の技１ネｉ〕
従来、そのような認識を行なう方式として、■予めｓｖ
ｐの記４１部に人手により論理装置の構成情報を書込ん
でおき、それをｓｖｐ動作時に読出すことで認識する方
式 ■各論理装置に識別名を記憶するレジスタを持たせ、Ｓ
ＶＰがそのレジスタの内容を読出すことで認識する方式 ％式％ 〔発明が解決しようとする問題点〕 しかし、上述した従来の人手により構成情報をｓｖｐの
記憶部に書込んでおく方式■は、操作した人間の誤りが
入る可能性があるという欠点と、増設等の構成変更のた
びに構成情報を入力し直さなければならないという欠点
がある。
ｐの記４１部に人手により論理装置の構成情報を書込ん
でおき、それをｓｖｐ動作時に読出すことで認識する方
式 ■各論理装置に識別名を記憶するレジスタを持たせ、Ｓ
ＶＰがそのレジスタの内容を読出すことで認識する方式 ％式％ 〔発明が解決しようとする問題点〕 しかし、上述した従来の人手により構成情報をｓｖｐの
記憶部に書込んでおく方式■は、操作した人間の誤りが
入る可能性があるという欠点と、増設等の構成変更のた
びに構成情報を入力し直さなければならないという欠点
がある。
また、上述した論理装置に識別名を記憶するレジスタを
持ちそれを読出すことにより構成情報を得る方式■は、
計算機システム全体への電源投入を制御する分電盤のス
イッチが投入され、且つ各論理装置の電源スィッチが投
入され各論理装置に全体として電源が供給されて論理装
置が通常の動作可能状態になって始めて構成の認識が可
能となるため、各論理装置の電源スィッチの投入が為さ
れないと、その論理装置に全体として電源が投入されて
おらず論理装置が通常の動作可能状態になっていないの
か、或いはその論理装置自体が構成されていないのかの
区別が明確にならないという欠点がある。なお、この後
者の方式■において、分電盤のスイッチが投入された際
、直ちに構成されている全ての論理装置内の全体に電源
が供給され通常の動作が可能なように構成しておけば、
上述の欠点はほぼ解消されるが、その反面、各論理装置
の全体に電源を供給する動作を個別に行なうことが困難
となり、例えば電源異常チェック等の処理を個別に行な
ったのち各論理装置を個別に動作可能状態とするような
ことができなくなる。
持ちそれを読出すことにより構成情報を得る方式■は、
計算機システム全体への電源投入を制御する分電盤のス
イッチが投入され、且つ各論理装置の電源スィッチが投
入され各論理装置に全体として電源が供給されて論理装
置が通常の動作可能状態になって始めて構成の認識が可
能となるため、各論理装置の電源スィッチの投入が為さ
れないと、その論理装置に全体として電源が投入されて
おらず論理装置が通常の動作可能状態になっていないの
か、或いはその論理装置自体が構成されていないのかの
区別が明確にならないという欠点がある。なお、この後
者の方式■において、分電盤のスイッチが投入された際
、直ちに構成されている全ての論理装置内の全体に電源
が供給され通常の動作が可能なように構成しておけば、
上述の欠点はほぼ解消されるが、その反面、各論理装置
の全体に電源を供給する動作を個別に行なうことが困難
となり、例えば電源異常チェック等の処理を個別に行な
ったのち各論理装置を個別に動作可能状態とするような
ことができなくなる。
本発明はこのような従来の欠点を改善したものであり、
その目的は、予めＳＶＰに構成情報を設定する必要がな
く、然も計算機システム全体への電源投入を制御する分
電盤のスイッチさえ投入しておけば装置内の全体に電源
が供給されていない論理装置も含めて、構成されている
論理装置を正しく認識できる方式を提供することにある
。
その目的は、予めＳＶＰに構成情報を設定する必要がな
く、然も計算機システム全体への電源投入を制御する分
電盤のスイッチさえ投入しておけば装置内の全体に電源
が供給されていない論理装置も含めて、構成されている
論理装置を正しく認識できる方式を提供することにある
。
本発明は上記目的を達成するために、ｓｖｐと、このＳ
ＶＰに接続される複数の論理装置とから構成される計算
機システムにおいて、 計算機システム全体への電源投入の制御を行なう分電盤
を設けると共に、 前記各論理装置に 前記分電盤の電源投入により起動される第１の電源回路
と、 該第１の１ｉａ回路より制御部に電源の供給を受け自論
理装置の論理部に電源を供給する第２の電源回路と、 前記第１の電源回路より電源の供給を受け識別名が記憶
された識別名記憶回路と、 前記第１の電源回路より電源の供給を受け前記識別名記
憶回路に記憶された識別名と前記ｓｖｐから与えられた
識別名とを比較し一致すれば前記ｓｖｐに応答を返す識
別名比較回路とを設け、前記ｓｖｐは、前記識別名比較
回路に識別名を転送し、その応答の有無により該識別名
に対応する論理装置が構成されているか否かの認識を行
なう構成認識手段を有するように構成される。
ＶＰに接続される複数の論理装置とから構成される計算
機システムにおいて、 計算機システム全体への電源投入の制御を行なう分電盤
を設けると共に、 前記各論理装置に 前記分電盤の電源投入により起動される第１の電源回路
と、 該第１の１ｉａ回路より制御部に電源の供給を受け自論
理装置の論理部に電源を供給する第２の電源回路と、 前記第１の電源回路より電源の供給を受け識別名が記憶
された識別名記憶回路と、 前記第１の電源回路より電源の供給を受け前記識別名記
憶回路に記憶された識別名と前記ｓｖｐから与えられた
識別名とを比較し一致すれば前記ｓｖｐに応答を返す識
別名比較回路とを設け、前記ｓｖｐは、前記識別名比較
回路に識別名を転送し、その応答の有無により該識別名
に対応する論理装置が構成されているか否かの認識を行
なう構成認識手段を有するように構成される。
分Ｎ’ｌＡのスイッチが投入されると、ＳＶＰおよび構
成された各論理装置に電源が供給され、各論理装置の第
１の電源回路が起動されて第２の電源回路の制御部と識
別名記憶回路と識別名比較回路とに電源が供給される。
成された各論理装置に電源が供給され、各論理装置の第
１の電源回路が起動されて第２の電源回路の制御部と識
別名記憶回路と識別名比較回路とに電源が供給される。
ＳＶＰから識別名比較回路に識別名が転送されると、識
別名比較回路はこれと識別名記憶回路に記憶された識別
名とを比較し、一致すればｓｖｐに応答を返す。ＳＶＰ
は識別名を転送した後に応答があれば当該識別名に対応
する論理装置が構成されていると認識し、応答がなけれ
ば構成されていないと認識する。
別名比較回路はこれと識別名記憶回路に記憶された識別
名とを比較し、一致すればｓｖｐに応答を返す。ＳＶＰ
は識別名を転送した後に応答があれば当該識別名に対応
する論理装置が構成されていると認識し、応答がなけれ
ば構成されていないと認識する。
第１図を参照すると、本発明の一実施例は、５ＶＰ１．
ＣＰＵ２．ＭＭＵ３．１ＯＰ４．分電盤５から構成され
る。
ＣＰＵ２．ＭＭＵ３．１ＯＰ４．分電盤５から構成され
る。
ＳＶＰ ｌは構成認、識手段１１を有し、ＣＰ Ｕ ２
は、第２の電源回路ζある主電源回路２１、第１の電源
回路である副電源回路２２、識別名記憶回路２３、コマ
ンド処理回路２４を有し、同様にＭＭＬＩ３及びＩＯＰ
４は、それぞれ第２の電源回路である主電源回路３１．
４１、第１の電源回路である副電源回路３２゜４２、識
別名記憶回路３３．４３、コマンド処理回路３４゜４４
を有する。
は、第２の電源回路ζある主電源回路２１、第１の電源
回路である副電源回路２２、識別名記憶回路２３、コマ
ンド処理回路２４を有し、同様にＭＭＬＩ３及びＩＯＰ
４は、それぞれ第２の電源回路である主電源回路３１．
４１、第１の電源回路である副電源回路３２゜４２、識
別名記憶回路３３．４３、コマンド処理回路３４゜４４
を有する。
また、ＳＶＰ １とコマンド処理回路２４．３４．４４
は電源制御インクフェイス１２で接続され、この電源制
御インクフェイス１２を経由して識別名や応答の転送、
主電源回路２１．３１．４１の投入コマンド等の転送が
行なわれる。
は電源制御インクフェイス１２で接続され、この電源制
御インクフェイス１２を経由して識別名や応答の転送、
主電源回路２１．３１．４１の投入コマンド等の転送が
行なわれる。
分電盤５は、計算機システム全体への電源投入を制御す
るもので、一つ或いは複数のスイッチを存し、これらの
スイッチが投入されたときに例えば交流電源が５ＶＰ１
．ＣＰＵ２．ＭＭＵ３．１０Ｐ４に供給される。
るもので、一つ或いは複数のスイッチを存し、これらの
スイッチが投入されたときに例えば交流電源が５ＶＰ１
．ＣＰＵ２．ＭＭＵ３．１０Ｐ４に供給される。
電源投入は分電磐５のスイッチ投入から開始し、分電盤
５の図示しないスイッチが投入されたことにより、ＳＶ
Ｐ ｌと主電源回路２１．３１．４１と副電源回路２２
．３２．４２とに交流電源が供給される。副電源回路２
２．３２．４２はこの交流電源によりそれぞれの主電源
回路２１．３１．４１と識別名記憶回路２３゜３３、４
３とコマンド処理回路２４．３４．４４に直流量Δ９を
供給する。主電源回路２１．３１．４１は上記交流電源
と直！Ｒ電源を供給されただけではＣＰＵ２．ＭＭＬＪ
３．１ＯＰ４の論理部に直流電源を供給−已ず、例えば
５ＶＰＩから電源インクフェイス１２を経−由して電源
投入コマンドがコマンド処理回路２４．３４゜４４に送
出された時点でコマンド処理回路２４．３４゜４４の出
力で論理部への直流電源の供給を開始する。
５の図示しないスイッチが投入されたことにより、ＳＶ
Ｐ ｌと主電源回路２１．３１．４１と副電源回路２２
．３２．４２とに交流電源が供給される。副電源回路２
２．３２．４２はこの交流電源によりそれぞれの主電源
回路２１．３１．４１と識別名記憶回路２３゜３３、４
３とコマンド処理回路２４．３４．４４に直流量Δ９を
供給する。主電源回路２１．３１．４１は上記交流電源
と直！Ｒ電源を供給されただけではＣＰＵ２．ＭＭＬＪ
３．１ＯＰ４の論理部に直流電源を供給−已ず、例えば
５ＶＰＩから電源インクフェイス１２を経−由して電源
投入コマンドがコマンド処理回路２４．３４゜４４に送
出された時点でコマンド処理回路２４．３４゜４４の出
力で論理部への直流電源の供給を開始する。
即ち、装置の全体に′７ｆｇを供給する動作は各論理装
置毎に個別に行なえる。
置毎に個別に行なえる。
ＳＶＰ １の図示しない直流電源スィッチを投入すると
、ＳＶＰ １の各部に直流電源が供給される。
、ＳＶＰ １の各部に直流電源が供給される。
これによりＳＶＰ １の動作が開始され、ＳＶＰ １の
プログラムがロードされて実行される。そして、ＳＶＰ
Ｉのプログラムの初期設定処理で構成認識手段１１が
起動される。
プログラムがロードされて実行される。そして、ＳＶＰ
Ｉのプログラムの初期設定処理で構成認識手段１１が
起動される。
構成認識手段１１は、例えば第２図に示すような電源制
御テーブルに従って動作し、電源制御テーブルはＳＶＰ
１が管理する最大構成分のエントリから成立し、１エ
ントリは識別名、構成ビット。
御テーブルに従って動作し、電源制御テーブルはＳＶＰ
１が管理する最大構成分のエントリから成立し、１エ
ントリは識別名、構成ビット。
その他の制御情報から成立している。
構成認識手段１１は、例えば第３図に示すように最大構
成繰返し処理１０１と、識別名取出処理１０２と、識別
名による構成確認処理１０３と、構成情報設定処理１０
４ とを行なう。この内、最大構成繰返し処理１０１
は次の識別名取出処理１０２．識別名による構成確認処
理１０３．構成情報設定処理１０４の各処理が電源制御
テーブルの全エントリに対して実行されたかどうかを確
認する処理で、実行されていれば構成認識手段１１の処
理が終了することになる。
成繰返し処理１０１と、識別名取出処理１０２と、識別
名による構成確認処理１０３と、構成情報設定処理１０
４ とを行なう。この内、最大構成繰返し処理１０１
は次の識別名取出処理１０２．識別名による構成確認処
理１０３．構成情報設定処理１０４の各処理が電源制御
テーブルの全エントリに対して実行されたかどうかを確
認する処理で、実行されていれば構成認識手段１１の処
理が終了することになる。
また、実行されていなければ識別名取出処理１０２と、
識別名による構成確認処理１０３と、構成情報設定処理
１０４の処理を電源制御テーブルの次のエントリに対し
て行なう。
識別名による構成確認処理１０３と、構成情報設定処理
１０４の処理を電源制御テーブルの次のエントリに対し
て行なう。
識別名取出処理１０２は電源制御テーブルのエントリに
格納されている識別名を取出す。この識別名は各論理装
置に固在な番号をｉｌ＋振ったもので、例えば０１であ
ればＣＰｔＪｌ、０２であれば第１図では構成されてい
ない別のあるＣＰＵ、０３であればＭＭＵ３、Ｏｎであ
れば第１図では構成されていない成るＩＯＰと限定でき
るようになっている。
格納されている識別名を取出す。この識別名は各論理装
置に固在な番号をｉｌ＋振ったもので、例えば０１であ
ればＣＰｔＪｌ、０２であれば第１図では構成されてい
ない別のあるＣＰＵ、０３であればＭＭＵ３、Ｏｎであ
れば第１図では構成されていない成るＩＯＰと限定でき
るようになっている。
なお、各識別名は対応する論理装置の識別名聞ｊＱ回路
にも予め記憶される。
にも予め記憶される。
識別名による構成認識処理１０３は、識別名取出処理１
０２によって取出した識別名により識別名に対応した論
理装置が構成されているかどうかを確認する処理である
。電源制御インタフェイス１２を介して識別名と応答要
求コマンドを送出すると、各コマンド処理回路２４．３
４．４４では送出された識別名と識別名記憶回路２２．
３２．４２が有する識別名とを比較し、一致しなければ
何も動作せず、一致すれば応答を返送する処理を含むコ
マンド処理を行なう。すなわち識別名０１で構成確認を
行なうと、ＣＰＬＪ ２のコマンド処理回路２４が応答
要求コマンドの処理を行なって応答を電源制御インタフ
ェイス１２に送出するためＳＶＰ １では応答を受ける
ことになり、識別名０２で構成確認を行なうと対応する
識別名記憶回路がないことからＳＶＰ １では応答を受
けないことになる。
０２によって取出した識別名により識別名に対応した論
理装置が構成されているかどうかを確認する処理である
。電源制御インタフェイス１２を介して識別名と応答要
求コマンドを送出すると、各コマンド処理回路２４．３
４．４４では送出された識別名と識別名記憶回路２２．
３２．４２が有する識別名とを比較し、一致しなければ
何も動作せず、一致すれば応答を返送する処理を含むコ
マンド処理を行なう。すなわち識別名０１で構成確認を
行なうと、ＣＰＬＪ ２のコマンド処理回路２４が応答
要求コマンドの処理を行なって応答を電源制御インタフ
ェイス１２に送出するためＳＶＰ １では応答を受ける
ことになり、識別名０２で構成確認を行なうと対応する
識別名記憶回路がないことからＳＶＰ １では応答を受
けないことになる。
構成情報設定処理１０４は、識別名による構成認識処理
１０３で行なった確認の結果として応答を受取った場合
は、電源制御テーブルの対応するエントリ内の構成ビッ
トに構成有りを示す例えば“１”をセットし、一定時間
経過しても応答を受取らなかった場合は構成無しを示す
例えば“０”をセットする。
１０３で行なった確認の結果として応答を受取った場合
は、電源制御テーブルの対応するエントリ内の構成ビッ
トに構成有りを示す例えば“１”をセットし、一定時間
経過しても応答を受取らなかった場合は構成無しを示す
例えば“０”をセットする。
構成認識手段１１の全処理が終了したとき、５ＶＰ１は
電源制御テーブル内の構成ビットを参照すれば最大構成
の論理装置のうちどの論理装置が構成されているかが判
明する。本実施例では主電源回路２１．３１．４１から
ＣＰｔＪ２．ＭＭＵ３．ｌ０Ｐ４の論理部に直流電源が
供給されていない状態でＣＰＩノ２．ＭＭＵ３．ｌ０Ｐ
４が構成されていることが認識できる。
電源制御テーブル内の構成ビットを参照すれば最大構成
の論理装置のうちどの論理装置が構成されているかが判
明する。本実施例では主電源回路２１．３１．４１から
ＣＰｔＪ２．ＭＭＵ３．ｌ０Ｐ４の論理部に直流電源が
供給されていない状態でＣＰＩノ２．ＭＭＵ３．ｌ０Ｐ
４が構成されていることが認識できる。
以上説明したよつに、本発明は、１計算機システム全体
への電源投入を制御する分電盤の投入により起動される
第１の電源回路と、この第１の電源回路からの電源で動
作する識別名記憶回路と識別名比較回路とを各論理装置
に設け、ｓｖｐには識別名比較回路に識別名を転送しそ
の応答の有無により前記論理装置が構成されているか否
かの認識を行なう構成認識手段を設けたので、予めｓｖ
ｐに構成情報を設定することなしにＳｖＰから自動的に
論理装置の構成を認識できるという効果と−、分電盤か
ら計算機システム全体へ電源を供給しさえずれば全体に
直流電源が投入されていない論理装置も含めて構成を認
識できるという効果がある。
への電源投入を制御する分電盤の投入により起動される
第１の電源回路と、この第１の電源回路からの電源で動
作する識別名記憶回路と識別名比較回路とを各論理装置
に設け、ｓｖｐには識別名比較回路に識別名を転送しそ
の応答の有無により前記論理装置が構成されているか否
かの認識を行なう構成認識手段を設けたので、予めｓｖ
ｐに構成情報を設定することなしにＳｖＰから自動的に
論理装置の構成を認識できるという効果と−、分電盤か
ら計算機システム全体へ電源を供給しさえずれば全体に
直流電源が投入されていない論理装置も含めて構成を認
識できるという効果がある。
第１図は本発明の実施例のブロック図、第２図は構成認
識手段１１の処理に使用する電源制御テーブルの一例を
示す図および、 第３図は構成認識手段１１の実施例の処理の流れを示す
図である。 １はＳＶＰ ＜サービスプロセッサ）、２はＣＰＵ （
中央処理装置）、３はＭＭＵ（主記憶装置）、４はＩＯ
Ｐ （人出力制御装置）、５は分電盤、１１は構成認識
手段、１２は電源制御インクフェイス、２１、３１．４
１は主電源回路、２２．３２．４２は制電ｔＡ回路、２
３．３３．４３は識別名記憶回路、２４．３４．４４は
コマンド処理回路である。
識手段１１の処理に使用する電源制御テーブルの一例を
示す図および、 第３図は構成認識手段１１の実施例の処理の流れを示す
図である。 １はＳＶＰ ＜サービスプロセッサ）、２はＣＰＵ （
中央処理装置）、３はＭＭＵ（主記憶装置）、４はＩＯ
Ｐ （人出力制御装置）、５は分電盤、１１は構成認識
手段、１２は電源制御インクフェイス、２１、３１．４
１は主電源回路、２２．３２．４２は制電ｔＡ回路、２
３．３３．４３は識別名記憶回路、２４．３４．４４は
コマンド処理回路である。
Claims (1)
- 【特許請求の範囲】 サービスプロセッサと、該サービスプロセッサに接続さ
れる複数の論理装置とから構成される計算機システムに
おいて、 計算機システム全体への電源投入の制御を行なう分電盤
を設けると共に、 前記各論理装置に 前記分電盤の電源投入により起動される第１の電源回路
と、 該第１の電源回路より制御部に電源の供給を受け自論理
装置の論理部に電源を供給する第２の電源回路と、 前記第１の電源回路より電源の供給を受け識別名が記憶
された識別名記憶回路と、 前記第１の電源回路より電源の供給を受け前記識別名記
憶回路に記憶された識別名と前記サービスプロセッサか
ら与えられた識別名とを比較し一致すれば前記サービス
プロセッサに応答を返す識別名比較回路とを設け、 前記サービスプロセッサは、前記識別名比較回路に識別
名を転送し、その応答の有無により該識別名に対応する
論理装置が構成されているか否かの認識を行なう構成認
識手段を有することを特徴とする計算機システムの装置
構成認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165187A JPH0664531B2 (ja) | 1985-07-25 | 1985-07-25 | 計算機システムの装置構成認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165187A JPH0664531B2 (ja) | 1985-07-25 | 1985-07-25 | 計算機システムの装置構成認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225328A true JPS6225328A (ja) | 1987-02-03 |
| JPH0664531B2 JPH0664531B2 (ja) | 1994-08-22 |
Family
ID=15807490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165187A Expired - Lifetime JPH0664531B2 (ja) | 1985-07-25 | 1985-07-25 | 計算機システムの装置構成認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664531B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1078792C (zh) * | 1994-12-30 | 2002-01-30 | 索尼公司 | 摄像机系统及其曝光控制方法 |
| JP2008082443A (ja) * | 2006-09-27 | 2008-04-10 | Kubota Corp | 爪クラッチ構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720826A (en) * | 1980-07-11 | 1982-02-03 | Nec Corp | Recognizing system of system constitution |
| JPS583019A (ja) * | 1981-06-26 | 1983-01-08 | エヌ・ベー・フイリップス・フルーイランペンファブリケン | デイジタルデ−タ装置 |
-
1985
- 1985-07-25 JP JP60165187A patent/JPH0664531B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720826A (en) * | 1980-07-11 | 1982-02-03 | Nec Corp | Recognizing system of system constitution |
| JPS583019A (ja) * | 1981-06-26 | 1983-01-08 | エヌ・ベー・フイリップス・フルーイランペンファブリケン | デイジタルデ−タ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1078792C (zh) * | 1994-12-30 | 2002-01-30 | 索尼公司 | 摄像机系统及其曝光控制方法 |
| JP2008082443A (ja) * | 2006-09-27 | 2008-04-10 | Kubota Corp | 爪クラッチ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0664531B2 (ja) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121500A (en) | Preliminary polling for identification and location of removable/replaceable computer components prior to power-up | |
| JPH06187283A (ja) | カード | |
| JPS6225328A (ja) | 計算機システムの装置構成認識装置 | |
| JPH04187462A (ja) | 印刷装置 | |
| JPH0510698B2 (ja) | ||
| EP0375981B1 (en) | Method and apparatus for applying electric power to electronic components | |
| KR100227611B1 (ko) | 통신처리시스템에서 축적장치의 이중화 제어장치 | |
| JPS5818644B2 (ja) | デ−タ処理システム運用制御方式 | |
| JPS6116104B2 (ja) | ||
| JPS625759A (ja) | 呼情報救済方式 | |
| JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
| JPS62130445A (ja) | デ−タ伝送装置におけるリスタ−ト方式 | |
| JPS60160447A (ja) | プログラマブルコントロ−ラ | |
| JP2581001B2 (ja) | 情報管理装置および情報管理方法 | |
| JPH05120173A (ja) | 端末装置立ち上げ管理方式 | |
| JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
| JPH01175001A (ja) | 記憶データの保護方式 | |
| JPH0254580B2 (ja) | ||
| JPH0537308Y2 (ja) | ||
| JPS62151909A (ja) | バツテリバツクアツプ制御回路 | |
| JPS6367629A (ja) | 情報処理装置のシステム構成定義用ワ−クステ−シヨン割当て方式 | |
| JPS58168121A (ja) | 停電復電処理方式 | |
| JPH0720972A (ja) | 活線挿抜装置 | |
| JPS58114112A (ja) | 自動電源制御装置 | |
| JPS62162157A (ja) | プログラムロ−デイング方式 |