JPS62134725A - 計算機システムの装置構成認識方式 - Google Patents
計算機システムの装置構成認識方式Info
- Publication number
- JPS62134725A JPS62134725A JP60274560A JP27456085A JPS62134725A JP S62134725 A JPS62134725 A JP S62134725A JP 60274560 A JP60274560 A JP 60274560A JP 27456085 A JP27456085 A JP 27456085A JP S62134725 A JPS62134725 A JP S62134725A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- identification name
- power supply
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計に機システムの′Ａ装置構成認識方式関し、
特にサービスプロセッサの制御対象とする論理装置の構
成認識方式に関する。
特にサービスプロセッサの制御対象とする論理装置の構
成認識方式に関する。
サービスプロセッサ（以下ＳＶＰと称す）により、中央
処理装置（以下ｃｐｕと称す）、主記憶装置（以下ＭＭ
［Ｊと称す）、入出力制御装置（以下１０Ｐと称す）等
の論理装置の保守診断および運転制御を行なう計算機シ
ステムでは、ｓｖｐが保守診断および運転制御の対象と
する論理装置としてどのようなものが構成されているか
を１Ｌａｋすることが先ず必要となる。
処理装置（以下ｃｐｕと称す）、主記憶装置（以下ＭＭ
［Ｊと称す）、入出力制御装置（以下１０Ｐと称す）等
の論理装置の保守診断および運転制御を行なう計算機シ
ステムでは、ｓｖｐが保守診断および運転制御の対象と
する論理装置としてどのようなものが構成されているか
を１Ｌａｋすることが先ず必要となる。
従来、そのような認識を行なう方式として、■予めＳＶ
Ｐの記憶部に人手により論理装置の構成情報を書込んで
おき、それをＳＶＰ動作時に読出すことで認識する方式 ■各論理￥装置に識別名を記憶するレジスタを持たせ、
ＳｖＰがそのレジスタの内容を読出すことで認識する方
式 ％式％ 〔発明が解決しようとする問題点〕 しかし、上述した従来の人手により構成情報をｓｖｐの
記憶部に書込んでお（方式■は、操作した人間の誤りが
入る可能性があるという欠点と、増設等の構成変更のた
びに構成情報を入力し直さなければならないという欠点
がある。
Ｐの記憶部に人手により論理装置の構成情報を書込んで
おき、それをＳＶＰ動作時に読出すことで認識する方式 ■各論理￥装置に識別名を記憶するレジスタを持たせ、
ＳｖＰがそのレジスタの内容を読出すことで認識する方
式 ％式％ 〔発明が解決しようとする問題点〕 しかし、上述した従来の人手により構成情報をｓｖｐの
記憶部に書込んでお（方式■は、操作した人間の誤りが
入る可能性があるという欠点と、増設等の構成変更のた
びに構成情報を入力し直さなければならないという欠点
がある。
また、上述した論理装置に識別名を記憶するレジスタを
持ちそれを読出ずことにより構成情報を得る方式〇は、
計算機システム全体へのｔ源投入を制御する分電盤のス
イッチが投入されると共に各論理装置の電源スィッチが
投入され、各論理装置に全体として電源が供給されて論
理装置が通常の動作可能状態になって始めて構成の認識
が可能となるため、各論理装置の電源スィッチの投入が
為されないと、その論理装置に全体として電源が投入さ
れておらず論理装置が通常の動作可能状態になっていな
いのか、或いはその論理装置自体がｆｌｌ成されていな
いのかの区別が明確にならないという欠点がある。なお
、この後者の方式■において、分電盤のスイッチが投入
された際、直らに（Ｒ成されている全ての論理装置内の
全体に電源が供給され通常の動作が可能なように構成し
ておけば、上述の欠点はほぼ解消されるが、その反面、
各論理装置〃の全体に電源をＵｊ給する動作を個別に行
なうことが困珪となり、例えば７ｒＬ源異常チエツク等
の処理を個別に行なったのも各論理装置を個別に動作可
能状態とするようなことができなくなる。
持ちそれを読出ずことにより構成情報を得る方式〇は、
計算機システム全体へのｔ源投入を制御する分電盤のス
イッチが投入されると共に各論理装置の電源スィッチが
投入され、各論理装置に全体として電源が供給されて論
理装置が通常の動作可能状態になって始めて構成の認識
が可能となるため、各論理装置の電源スィッチの投入が
為されないと、その論理装置に全体として電源が投入さ
れておらず論理装置が通常の動作可能状態になっていな
いのか、或いはその論理装置自体がｆｌｌ成されていな
いのかの区別が明確にならないという欠点がある。なお
、この後者の方式■において、分電盤のスイッチが投入
された際、直らに（Ｒ成されている全ての論理装置内の
全体に電源が供給され通常の動作が可能なように構成し
ておけば、上述の欠点はほぼ解消されるが、その反面、
各論理装置〃の全体に電源をＵｊ給する動作を個別に行
なうことが困珪となり、例えば７ｒＬ源異常チエツク等
の処理を個別に行なったのも各論理装置を個別に動作可
能状態とするようなことができなくなる。
本発明はこのような従来の欠点を改善したものであり、
その目的は、予めｓｖｐに構成情報を設定する必要がな
く、然も計算機システム全体への１を源投入を制御する
分電盤のスイッチさえ投入しておけば装置内の全体に電
源が供給されていない論理装置も含めて、構成されてい
る論理装置を正しく認識できる方式を提供することにあ
る。
その目的は、予めｓｖｐに構成情報を設定する必要がな
く、然も計算機システム全体への１を源投入を制御する
分電盤のスイッチさえ投入しておけば装置内の全体に電
源が供給されていない論理装置も含めて、構成されてい
る論理装置を正しく認識できる方式を提供することにあ
る。
本発明は上記目的を達成するために、Ｓ Ｖ １１と、
該ｓ ｖ、 ｐに接続される複数の論理装置とから構成
される’ｔ’Ｋａｌｌシステムにおいて、計算機システ
ム全体への電源投入の制御を行なう分電盤を設けると共
に、 前記各論理装置に 自論理装置の論理部に電源を供給する第１の電源回路と
、 前記分電盤の電源投入により起動され、１１１■記第１
の電源回路の制御部に電源を供給すると共に該供給時に
電５（ＯＮ信号を前記ＳＶＰに送出する第２の電源回路
と、 該第２の電源回路より電源の供給を受け識別名が記憶さ
れた識別名記ｊ１７回路と、 前記第２の電源回路より電源の供給を受け、前記ｓｖｐ
からの指示に応答して前記識別名記憶回路に記憶された
識別名を前記ＳｖＰに送出する識別名送出回路とを設け
、 前記ｓｖｐは、前記第２のｉｔ電源回路らの電源ＯＮ信
号により該第２の電源回路を含む論理装置の接続を認識
し、接続を認識した論理装置の前記識別名送出回路に指
示を送出して識別名を読出ずことにより前記複数の論理
装置の認識を行なう構成認識手段を有するように構成さ
れる。
該ｓ ｖ、 ｐに接続される複数の論理装置とから構成
される’ｔ’Ｋａｌｌシステムにおいて、計算機システ
ム全体への電源投入の制御を行なう分電盤を設けると共
に、 前記各論理装置に 自論理装置の論理部に電源を供給する第１の電源回路と
、 前記分電盤の電源投入により起動され、１１１■記第１
の電源回路の制御部に電源を供給すると共に該供給時に
電５（ＯＮ信号を前記ＳＶＰに送出する第２の電源回路
と、 該第２の電源回路より電源の供給を受け識別名が記憶さ
れた識別名記ｊ１７回路と、 前記第２の電源回路より電源の供給を受け、前記ｓｖｐ
からの指示に応答して前記識別名記憶回路に記憶された
識別名を前記ＳｖＰに送出する識別名送出回路とを設け
、 前記ｓｖｐは、前記第２のｉｔ電源回路らの電源ＯＮ信
号により該第２の電源回路を含む論理装置の接続を認識
し、接続を認識した論理装置の前記識別名送出回路に指
示を送出して識別名を読出ずことにより前記複数の論理
装置の認識を行なう構成認識手段を有するように構成さ
れる。
分電盤のスイッチが投入されると、ＳｖＰおよび構成さ
れた各論理装置に電源が供給され、各論理装置の第２の
電源回路が起動されて第１の電源回路の制御部と識別名
記憶回路と識別名送出回路とに電源が供給されると共に
、電源ＯＮ信号がＳｖＰに送出される。ｓｖｐは、この
送出された電源０Ｎ（８号により各論理装置の接続を認
識し、どのような識別名を持つ論理装置が接続されいる
かを知るために、接続を認識した論理装置の識別名送出
回路に指示を送出して識別名を読出ず。
れた各論理装置に電源が供給され、各論理装置の第２の
電源回路が起動されて第１の電源回路の制御部と識別名
記憶回路と識別名送出回路とに電源が供給されると共に
、電源ＯＮ信号がＳｖＰに送出される。ｓｖｐは、この
送出された電源０Ｎ（８号により各論理装置の接続を認
識し、どのような識別名を持つ論理装置が接続されいる
かを知るために、接続を認識した論理装置の識別名送出
回路に指示を送出して識別名を読出ず。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は、５ＶＰＩ、
ＣＩ＋ｌＪ２．ＭＭＵ３．１ＯＰ４．分電盤５から構成
される。
ＣＩ＋ｌＪ２．ＭＭＵ３．１ＯＰ４．分電盤５から構成
される。
ＳＶＰ Ｉは構成認識手段１１を有し、ＣＰＵ ２ ハ
、第１の電源回路である主電源回路２１、第２の電源回
路である副電源回路２２、ＣＰ ｔＪ ２の識別名を記
ｔｉする識別名記１９回路２３、コマンド処理回路２４
を存し、同様にＭＭＵ３及び１０Ｐ４は、それぞれ第１
の電源回路である主電源回路３１．４＋、第２の電源回
路である副電源回路３２．４２、自論理装置の識別名を
記ｊＱする識別名記憶回路３．’１．４３、コマンド処
理回路３４．４４を有する。また、ＳＶＰ Ｉのボート
とコマンド処理回路２４．３４．４４及び副電源回路２
２．３２．４２とは信号線６１〜６６で接続されている
。
、第１の電源回路である主電源回路２１、第２の電源回
路である副電源回路２２、ＣＰ ｔＪ ２の識別名を記
ｔｉする識別名記１９回路２３、コマンド処理回路２４
を存し、同様にＭＭＵ３及び１０Ｐ４は、それぞれ第１
の電源回路である主電源回路３１．４＋、第２の電源回
路である副電源回路３２．４２、自論理装置の識別名を
記ｊＱする識別名記憶回路３．’１．４３、コマンド処
理回路３４．４４を有する。また、ＳＶＰ Ｉのボート
とコマンド処理回路２４．３４．４４及び副電源回路２
２．３２．４２とは信号線６１〜６６で接続されている
。
分電盤５は、計１γ機システム全体への電源投入を制御
するもので、一つ或いは複数のスイッチをイ「し、これ
らのスイｙ ４−が投入されたときに交流電源がその投
入されたスイッチに関連する論理装置例えば５ＶＰ１．
ＣＰＩＪ２．ＭＭ１１３．ＩＯｒ’４にＵｋ給される。
するもので、一つ或いは複数のスイッチをイ「し、これ
らのスイｙ ４−が投入されたときに交流電源がその投
入されたスイッチに関連する論理装置例えば５ＶＰ１．
ＣＰＩＪ２．ＭＭ１１３．ＩＯｒ’４にＵｋ給される。
電源投入は分電盤５のスイッチ役人から開始し、分電盤
５の図示しないスイッチが役人されたことにより、ＳＶ
Ｐ Ｉと主電源回路２１．３１．４１と副電源回路２２
．３２．４２とに交流電源が供給される。副電源回路２
２．３２．４２はこの交流電源によりそれぞれの主電源
回路２１．３１．４１と識別上記１α回）烙２３゜３３
、４３と：Ｉマント処処理路２４．３４．４４に直流電
源を供給すると共に、信号線６４〜６６を介して５ｖｒ
ｌのボートに対する電源ＯＮ信号をＯＮにする。
５の図示しないスイッチが役人されたことにより、ＳＶ
Ｐ Ｉと主電源回路２１．３１．４１と副電源回路２２
．３２．４２とに交流電源が供給される。副電源回路２
２．３２．４２はこの交流電源によりそれぞれの主電源
回路２１．３１．４１と識別上記１α回）烙２３゜３３
、４３と：Ｉマント処処理路２４．３４．４４に直流電
源を供給すると共に、信号線６４〜６６を介して５ｖｒ
ｌのボートに対する電源ＯＮ信号をＯＮにする。
また主電源回路２１．３１．４１は、分電盤５から交流
電源を供給され、副電源回路２２．３２．４２から直ｌ
Ａ電源を供給されただけではｃｐＵ２．ＭＭＵ３゜１０
Ｐ４の論理部に直流電源を供給せず、例えば５Ｖｒ’
Ｉから信号線６１〜６３を経由して電源投入コマンドが
コマンド処理回路２４．３４．４４に送出された時点で
コマンド処理回路２４．３４．４４の出力で論理部への
直ｌＡコ電源の供給を開始する。即ら、装置の全体に電
源を供給する動作は各論理装置毎に個別に行ｔえる。
電源を供給され、副電源回路２２．３２．４２から直ｌ
Ａ電源を供給されただけではｃｐＵ２．ＭＭＵ３゜１０
Ｐ４の論理部に直流電源を供給せず、例えば５Ｖｒ’
Ｉから信号線６１〜６３を経由して電源投入コマンドが
コマンド処理回路２４．３４．４４に送出された時点で
コマンド処理回路２４．３４．４４の出力で論理部への
直ｌＡコ電源の供給を開始する。即ら、装置の全体に電
源を供給する動作は各論理装置毎に個別に行ｔえる。
５ＶＰＩの図示しない直ｄｌｔ電源スイッチを役人する
と、ＳＶＰ ｌの各部に直流電源が供給される。
と、ＳＶＰ ｌの各部に直流電源が供給される。
これによりＳＶＰ １の動作が開始され、ＳＶＰ １の
プログラムがロードされて実行される。そして、ＳＶＰ
ｌのプログラムの初期設定処理で構成認識手段１１が
起動される。
プログラムがロードされて実行される。そして、ＳＶＰ
ｌのプログラムの初期設定処理で構成認識手段１１が
起動される。
構成認識手段１１は、例えば第２図に示すような構成テ
ーブルに従って動作する。構成テーブルはＳ Ｖ Ｉ）
ｌに接続可能な最大輪理装置故と同しエントリ数を有
し、各エントリ番号がＳ Ｖ Ｉ） ｌのボート番号に
対応し、後述するように識別名が各エントりに設定され
る。
ーブルに従って動作する。構成テーブルはＳ Ｖ Ｉ）
ｌに接続可能な最大輪理装置故と同しエントリ数を有
し、各エントリ番号がＳ Ｖ Ｉ） ｌのボート番号に
対応し、後述するように識別名が各エントりに設定され
る。
構成認識手段ＩＩは、例えば第３Ｍに示すように最大構
成繰返し処理１０１ と、電源０Ｎｆｉ’ｌｌ認処理１
０２と、識別名続出処理＋０３と、識別名登録処理１０
４と、未接続登録処理補充！１０５ とを行なう。この
内、最大構成繰返し処理１０１は次の電源ＯＮ羅認処処
理０２゜識別名続出処理１０３．識別名登録処理１０４
、又は１１源ＯＮ＆ｉ認処理１０２と未接続登録処理１
０５の各処理が構成テーブルの全エントリに対して実行
されたかどうかを確認する処理で、実行されていれば構
成認識手段１１の処理が終了することになる。また、実
行されていなければ電源ＯＮ確認処理１０２゜識別名続
出処理１０３．識別名登録処１１１０４ 、又は電源Ｏ
Ｎ確認処理１０２と未接続登録処理１０５の（ＩＩ工れ
かを構成テーブルの次のエントリに対して行なう。
成繰返し処理１０１ と、電源０Ｎｆｉ’ｌｌ認処理１
０２と、識別名続出処理＋０３と、識別名登録処理１０
４と、未接続登録処理補充！１０５ とを行なう。この
内、最大構成繰返し処理１０１は次の電源ＯＮ羅認処処
理０２゜識別名続出処理１０３．識別名登録処理１０４
、又は１１源ＯＮ＆ｉ認処理１０２と未接続登録処理１
０５の各処理が構成テーブルの全エントリに対して実行
されたかどうかを確認する処理で、実行されていれば構
成認識手段１１の処理が終了することになる。また、実
行されていなければ電源ＯＮ確認処理１０２゜識別名続
出処理１０３．識別名登録処１１１０４ 、又は電源Ｏ
Ｎ確認処理１０２と未接続登録処理１０５の（ＩＩ工れ
かを構成テーブルの次のエントリに対して行なう。
電ｉ１０Ｎ６認処理！０２は５ＶＰＩのボートニ接続さ
れている電源ＯＮ信号を確認し、ＯＮであれば次に識別
名続出処理１０３を行なわせ、ＯＦ Ｔ；であれば次に
未接続登録処理１０５を行なわセる処理を行なう９例え
ば、エントリ番号［ｌｊにボートｒｌＪが対応しそのボ
ート「１」にＣＰＵ２の電ｔＡＯＮ信号が接続されてい
るならば、副電源回路２２は分電盤５から交流電源が供
給されたとき５Ｖ１） Ｉに対する電源ＯＮ信号をＯＮ
にするので、電源ＯＮ６′α認処理＋０２ではボートｒ
ｌＪの電源ＯＮ信号がＯＮであることを検出し、次に識
別名読出処理１０３が行なわれる。また、エントリ番号
「４」にボート「４」が対応してボート「４」に論１１
装置が接続されていない場合、ボート「４」の電源ＯＮ
信号はＯＮにならず、電源ＯＮもｎ認処理１０２ではＯ
ＦＦが検出され、次に未接続登録処理＋０５が行なわれ
る。
れている電源ＯＮ信号を確認し、ＯＮであれば次に識別
名続出処理１０３を行なわせ、ＯＦ Ｔ；であれば次に
未接続登録処理１０５を行なわセる処理を行なう９例え
ば、エントリ番号［ｌｊにボートｒｌＪが対応しそのボ
ート「１」にＣＰＵ２の電ｔＡＯＮ信号が接続されてい
るならば、副電源回路２２は分電盤５から交流電源が供
給されたとき５Ｖ１） Ｉに対する電源ＯＮ信号をＯＮ
にするので、電源ＯＮ６′α認処理＋０２ではボートｒ
ｌＪの電源ＯＮ信号がＯＮであることを検出し、次に識
別名読出処理１０３が行なわれる。また、エントリ番号
「４」にボート「４」が対応してボート「４」に論１１
装置が接続されていない場合、ボート「４」の電源ＯＮ
信号はＯＮにならず、電源ＯＮもｎ認処理１０２ではＯ
ＦＦが検出され、次に未接続登録処理＋０５が行なわれ
る。
識別名続出処理１０３は電源ＯＮ確認処１１１０２でＯ
Ｎが検出されたボートに接続される論理装置の識別名を
読出す処理を行なう。例えば、ＣＦ’Ｕ２の接続されて
いるボートでは、コマンド処理回路２４に対して識別名
続出コマンドが実行され、識別名記憶回路２３からＣＰ
［Ｊ ２の識別名が読出され、Ｓ Ｖ Ｉ） ］ ニ
取込まれる。同様にＭＭＩＪ３．ｌ０Ｐ４の接続されて
いるボートにて識別名読出コマンドが実行されると、そ
れぞれのコマンド処理回路３４、４４と識別上記１ａ回
路３３．４３によりそれぞれの識別名が続出される。
Ｎが検出されたボートに接続される論理装置の識別名を
読出す処理を行なう。例えば、ＣＦ’Ｕ２の接続されて
いるボートでは、コマンド処理回路２４に対して識別名
続出コマンドが実行され、識別名記憶回路２３からＣＰ
［Ｊ ２の識別名が読出され、Ｓ Ｖ Ｉ） ］ ニ
取込まれる。同様にＭＭＩＪ３．ｌ０Ｐ４の接続されて
いるボートにて識別名読出コマンドが実行されると、そ
れぞれのコマンド処理回路３４、４４と識別上記１ａ回
路３３．４３によりそれぞれの識別名が続出される。
識別名登録処理＋０４は、識別名続出処理１０３で続出
された識別名を構成テーブルに設定する処理を行なう。
された識別名を構成テーブルに設定する処理を行なう。
例えばボート［ｌＪにＣＰＩＪ２が接続されていてその
識別名が「８３」の場合、構成テーブルのエントリ番号
「１」のエントリに「８３」が登録される。同様にして
、ＭＭＵ３の識別名ｒ８５Ｊ。
識別名が「８３」の場合、構成テーブルのエントリ番号
「１」のエントリに「８３」が登録される。同様にして
、ＭＭＵ３の識別名ｒ８５Ｊ。
１０ Ｐ ４の識別名７８０．１が第２図に示すように
対応するエントリに登録される。
対応するエントリに登録される。
未接続登録処理＋０５は、ボートに対応するエントリに
論理装置が接続されていないことを示すコード例えば「
００」を第２図に示すように設定する処理を行なう。
論理装置が接続されていないことを示すコード例えば「
００」を第２図に示すように設定する処理を行なう。
構成認識手段Ｉｔの全処理が終了したとき、構成テーブ
ル内には分電盤５から交流電源が供給されている装置の
識別名が、その装置の接続されるボートに対応するエン
トリに登録され、交流電源が供給されていない装置（例
えば分Ｎ盤５の複数のスイッチのうら投入されていない
スイッチに対応する装置）の接続されるボートに対応す
るエントリや、装；ηの接続されていないエントリには
、接続なしを示すコードが登録される。木裏雄側では主
電源回路２１．３１．４１からＣＰ［）２．ＭＭ［Ｊ３
゜１０Ｐ４の論理部に直流電源が供給されていない状態
でＣＰｌ）２．ＭＭ［Ｊ３．ｌ０Ｐ４が構成されている
ことが認識できる６ 〔発明の効果〕 以上説明したように、本発明は、自論理装置の論理部に
電源を供給する第１の電源回路とは別に、計算機システ
ム全体への電源投入を制１２１１する分電盤の投入によ
り起動されると前記第１の電源回路の制御部へ電源を供
給すると共にｚＢｏＮ信号をＳ Ｖ １１に送出する第
２の電源回路と、この第２の電ＪＱ回路からの電源で動
作する識別多足１９回路と１熾）ｉ’ｌ 名＋Ｘ出凹ｊ
ｌ”）とを各論［１１！装置に設け、Ｓ Ｖ Ｐ ニは
第２の電源回路からの電源ＯＮ（ご号によりこの第２の
電源回路を３む論１’！ｕ装置の接υとを認、熾し、接
続を認識した論理−ξ；ｎの識別名送出回路に指示をＩ
人出して１゛ηい用名を読出すことにより各論理装置の
認、識を１１なう（を成認識手段を設けたので、予めＳ
Ｖ １１に構成情報を設定することなしにＳ Ｖ Ｉ
）から自動的に論理Ｗ：”’：の構成を認識できるとい
う効果と、分電盤から８１算機システム全体へ電源を供
給しさえずれば全体に直流電源が投入されていない論理
装置も含めて構成を認識できるという効果がある。
ル内には分電盤５から交流電源が供給されている装置の
識別名が、その装置の接続されるボートに対応するエン
トリに登録され、交流電源が供給されていない装置（例
えば分Ｎ盤５の複数のスイッチのうら投入されていない
スイッチに対応する装置）の接続されるボートに対応す
るエントリや、装；ηの接続されていないエントリには
、接続なしを示すコードが登録される。木裏雄側では主
電源回路２１．３１．４１からＣＰ［）２．ＭＭ［Ｊ３
゜１０Ｐ４の論理部に直流電源が供給されていない状態
でＣＰｌ）２．ＭＭ［Ｊ３．ｌ０Ｐ４が構成されている
ことが認識できる６ 〔発明の効果〕 以上説明したように、本発明は、自論理装置の論理部に
電源を供給する第１の電源回路とは別に、計算機システ
ム全体への電源投入を制１２１１する分電盤の投入によ
り起動されると前記第１の電源回路の制御部へ電源を供
給すると共にｚＢｏＮ信号をＳ Ｖ １１に送出する第
２の電源回路と、この第２の電ＪＱ回路からの電源で動
作する識別多足１９回路と１熾）ｉ’ｌ 名＋Ｘ出凹ｊ
ｌ”）とを各論［１１！装置に設け、Ｓ Ｖ Ｐ ニは
第２の電源回路からの電源ＯＮ（ご号によりこの第２の
電源回路を３む論１’！ｕ装置の接υとを認、熾し、接
続を認識した論理−ξ；ｎの識別名送出回路に指示をＩ
人出して１゛ηい用名を読出すことにより各論理装置の
認、識を１１なう（を成認識手段を設けたので、予めＳ
Ｖ １１に構成情報を設定することなしにＳ Ｖ Ｉ
）から自動的に論理Ｗ：”’：の構成を認識できるとい
う効果と、分電盤から８１算機システム全体へ電源を供
給しさえずれば全体に直流電源が投入されていない論理
装置も含めて構成を認識できるという効果がある。
第１図は本発明の実施例のブロック図、第２図は構成認
識手段１１の処理に使用する構成テーブルの一例を示す
図および、 第３図は構成認識手段ｌ【の実施例の処理の流れ図であ
る。 １は５ＶＰ（サービスプロセッサ）、２はｃｐＬＪ （
中央処理装置）、３はＭＭＩＪ（上記１９装置）、４１
、よ＋０１１（人出力；１．ＩＩ御装置）、５は分電盤
、１１は構成ＬセＸ、’ｉｆ、丁段、２１．３１．４０
．【七電係回路、２２゜３２、４２は国電ｄネ回路、２
３．３３．４３は識別多足１９回路、２４．３４．４４
はコマンＩ処ｆＩｌｉ １ｊｉｌ路である。
識手段１１の処理に使用する構成テーブルの一例を示す
図および、 第３図は構成認識手段ｌ【の実施例の処理の流れ図であ
る。 １は５ＶＰ（サービスプロセッサ）、２はｃｐＬＪ （
中央処理装置）、３はＭＭＩＪ（上記１９装置）、４１
、よ＋０１１（人出力；１．ＩＩ御装置）、５は分電盤
、１１は構成ＬセＸ、’ｉｆ、丁段、２１．３１．４０
．【七電係回路、２２゜３２、４２は国電ｄネ回路、２
３．３３．４３は識別多足１９回路、２４．３４．４４
はコマンＩ処ｆＩｌｉ １ｊｉｌ路である。
Claims (1)
- 【特許請求の範囲】 サービスプロセッサと、該サービスプロセッサに接続さ
れる複数の論理装置とから構成される計算機システムに
おいて、 計算機システム全体への電源投入の制御を行なう分電盤
を設けると共に、 前記各論理装置に 自論理装置の論理部に電源を供給する第１の電源回路と
、 前記分電盤の電源投入により起動され、前記第１の電源
回路の制御部に電源を供給すると共に該供給時に電源Ｏ
Ｎ信号を前記サービスプロセッサに送出する第２の電源
回路と、 該第２の電源回路より電源の供給を受け識別名が記憶さ
れた識別名記憶回路と、 前記第２の電源回路より電源の供給を受け、前記サービ
スプロセッサからの指示に応答して前記識別名記憶回路
に記憶された識別名を前記サービスプロセッサに送出す
る識別名送出回路とを設け、前記サービスプロセッサは
、前記第２の電源回路からの電源ＯＮ信号により該第２
の電源回路を含む論理装置の接続を認識し、接続を認識
した論理装置の前記識別名送出回路に指示を送出して識
別名を読出すことにより前記複数の論理装置の認識を行
なう構成認識手段を有することを特徴とする計算機シス
テムの装置構成認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274560A JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60274560A JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62134725A true JPS62134725A (ja) | 1987-06-17 |
| JPH0510698B2 JPH0510698B2 (ja) | 1993-02-10 |
Family
ID=17543428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60274560A Granted JPS62134725A (ja) | 1985-12-06 | 1985-12-06 | 計算機システムの装置構成認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059029A (ja) * | 2006-08-29 | 2008-03-13 | Nec Computertechno Ltd | 情報処理システムの緊急時電源断方式と方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533283A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | System-constitution-information memory system |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS58105324A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 本体機器と周辺機器との接続装置 |
-
1985
- 1985-12-06 JP JP60274560A patent/JPS62134725A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533283A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | System-constitution-information memory system |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
| JPS58105324A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | 本体機器と周辺機器との接続装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059029A (ja) * | 2006-08-29 | 2008-03-13 | Nec Computertechno Ltd | 情報処理システムの緊急時電源断方式と方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510698B2 (ja) | 1993-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62134725A (ja) | 計算機システムの装置構成認識方式 | |
| NL8401557A (nl) | Rekenmachinesysteem met verwijderd opgestelde werkstations en een reservebatterijvoeding. | |
| JPS6225328A (ja) | 計算機システムの装置構成認識装置 | |
| JPH03219333A (ja) | 待機二重系装置 | |
| JP2538697B2 (ja) | 情報処理装置 | |
| JPS6116104B2 (ja) | ||
| JP2000181736A (ja) | フェールセーフ照合装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JP2963534B2 (ja) | ソリツドステートリレーおよびこれを利用した情報機器 | |
| JPS58149525A (ja) | 自動電源制御装置 | |
| JPH01136258A (ja) | 情報処理装置のメモリ制御方式 | |
| JPH0683720A (ja) | データバックアップ式コンピュータシステム | |
| JPH0743953B2 (ja) | Ｒｏｍランダム書き込み装置 | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| JPH03245399A (ja) | Ｒｏｍ書込み装置 | |
| JPS6367707B2 (ja) | ||
| JPH11306010A (ja) | コンピュータ | |
| JPH06175940A (ja) | データ処理装置 | |
| JPS61198349A (ja) | 情報処理装置 | |
| JPH02249050A (ja) | データ転送制御回路 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS63273155A (ja) | 共有記憶装置の制御方式 | |
| JPH0728716A (ja) | Ｉ／ｏ制御方法 | |
| JPH0341849B2 (ja) | ||
| JPH0318938A (ja) | データ転送制御方式 |