JPS58105324A - 本体機器と周辺機器との接続装置 - Google Patents
本体機器と周辺機器との接続装置Info
- Publication number
- JPS58105324A JPS58105324A JP20437781A JP20437781A JPS58105324A JP S58105324 A JPS58105324 A JP S58105324A JP 20437781 A JP20437781 A JP 20437781A JP 20437781 A JP20437781 A JP 20437781A JP S58105324 A JPS58105324 A JP S58105324A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- code
- peripheral
- power
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は本体機器と周辺機器との接続装置に関するもの
であり、その目的とするところは本体機器と周辺機器と
が互に接続されていたとしても、上記周辺機器に実際に
電源が供給されていない場合には上記周辺機器の接続を
上記本体機器に認識させないようし、上記本体機器が無
駄に上記周辺機器をアクセスして余分な電力や処理時間
の浪費しないようにすることにある。
であり、その目的とするところは本体機器と周辺機器と
が互に接続されていたとしても、上記周辺機器に実際に
電源が供給されていない場合には上記周辺機器の接続を
上記本体機器に認識させないようし、上記本体機器が無
駄に上記周辺機器をアクセスして余分な電力や処理時間
の浪費しないようにすることにある。
従来、本体機器に多数の周辺機器を接続する場合、電力
消費を少なくする目的で実際に使用する周辺機器のみ電
源をオンする方式がとられている。
消費を少なくする目的で実際に使用する周辺機器のみ電
源をオンする方式がとられている。
周辺機器の中で特に電力を消費するものには本体機器の
電源とは別に周辺機器にも専用の電源を装備することが
多い。このような場合、本体機器の電源で動作する接続
回路で周辺機器の電源をオン。
電源とは別に周辺機器にも専用の電源を装備することが
多い。このような場合、本体機器の電源で動作する接続
回路で周辺機器の電源をオン。
オフ制御するようにしている。
第１図は従来より用いられているこの種の接続装置のブ
ロックダイヤグラムであり、図中、ムは中央処理装置１
等を収納した本体機器、Ｂはそれぞれの周辺機器Ｃ専用
に設けられた接続回路であ３・之 、・ す、中央処理装置１からのアドレス信号をデコードする
アドレスデコード回路２．アドレスデコード回路２から
の特定のコードによって各々の周辺機器専用のデータ（
ＩＤデータ）を発生するＩＩ）コード発生回路３．アド
レスデコード回路２がらの信号と中央処理装置１からの
データによって駆動される電源オン、オフ回路４によっ
て構成されている。そして、６，６はそれぞれ本体機器
ム及び周辺機器Ｃに設けられた別々の電源であり、一方
の電源５は本体機器ム及び周辺機器Ｃ（７）−接続回路
Ｂに接続され、他方の電源℃は専ら周辺機器Ｃに接続さ
れている。
ロックダイヤグラムであり、図中、ムは中央処理装置１
等を収納した本体機器、Ｂはそれぞれの周辺機器Ｃ専用
に設けられた接続回路であ３・之 、・ す、中央処理装置１からのアドレス信号をデコードする
アドレスデコード回路２．アドレスデコード回路２から
の特定のコードによって各々の周辺機器専用のデータ（
ＩＤデータ）を発生するＩＩ）コード発生回路３．アド
レスデコード回路２がらの信号と中央処理装置１からの
データによって駆動される電源オン、オフ回路４によっ
て構成されている。そして、６，６はそれぞれ本体機器
ム及び周辺機器Ｃに設けられた別々の電源であり、一方
の電源５は本体機器ム及び周辺機器Ｃ（７）−接続回路
Ｂに接続され、他方の電源℃は専ら周辺機器Ｃに接続さ
れている。
第１図において本体機器ムに内蔵された中央処理装置か
らのアドレス信号は接続回路Ｂを構成するアドレスデコ
ード回路２によってデコードされる。特定のアドレスを
アクセスしたときアドレスデコード回路２のデコード信
号がＩＤコード発生回路３に伝達され各々の周辺機器専
用のＩＤデータを発生する。したがって、これが中央処
理装置１に入力され本体機器がどのような周辺機器Ｃが
接続されているかを認識する。そして後、実際に周辺機
器Ｃの使用が必要になった場合本体機器人力の中央処理
装置１が特定のアドレスで上記周辺機器Ｃの電源６をオ
ンするデータを上記接続回路Ｂ内の電源オン、オフ回路
４に伝送する。したがって、この状態、で電源オン、オ
フ回路４が動作し電源６がオンし周辺機器Ｃの使用が可
能になる。
らのアドレス信号は接続回路Ｂを構成するアドレスデコ
ード回路２によってデコードされる。特定のアドレスを
アクセスしたときアドレスデコード回路２のデコード信
号がＩＤコード発生回路３に伝達され各々の周辺機器専
用のＩＤデータを発生する。したがって、これが中央処
理装置１に入力され本体機器がどのような周辺機器Ｃが
接続されているかを認識する。そして後、実際に周辺機
器Ｃの使用が必要になった場合本体機器人力の中央処理
装置１が特定のアドレスで上記周辺機器Ｃの電源６をオ
ンするデータを上記接続回路Ｂ内の電源オン、オフ回路
４に伝送する。したがって、この状態、で電源オン、オ
フ回路４が動作し電源６がオンし周辺機器Ｃの使用が可
能になる。
このように第１図に示す従来の接続装置でも必要な時に
のみ周辺機器Ｃの電源６をオンし、不要な電力消費を防
止することができる。しかしながら、第１図に示す接続
装置では電源６が完全に消耗している場合でもまた電源
６が完全に取りはずされている場合でも、よりコード発
生回路３がらのＩＤコードによって周辺機器Ｃが接続さ
れていることを認識すると本体機器ムを構成する中央処
理装置１より上記認識された周辺機器Ｃを駆動するため
の各種データが伝送されることになり、それだけ無駄な
時間が浪費され、無駄な電力が消費されるという問題が
あった。
のみ周辺機器Ｃの電源６をオンし、不要な電力消費を防
止することができる。しかしながら、第１図に示す接続
装置では電源６が完全に消耗している場合でもまた電源
６が完全に取りはずされている場合でも、よりコード発
生回路３がらのＩＤコードによって周辺機器Ｃが接続さ
れていることを認識すると本体機器ムを構成する中央処
理装置１より上記認識された周辺機器Ｃを駆動するため
の各種データが伝送されることになり、それだけ無駄な
時間が浪費され、無駄な電力が消費されるという問題が
あった。
本発明は以上のような従来の欠点を除去するものであり
、本体機器に周辺機器が接続されている場合でも実際に
周辺機器に電源が供給されていない限り周辺機器が接続
されていると認識しないように構成したものである。
、本体機器に周辺機器が接続されている場合でも実際に
周辺機器に電源が供給されていない限り周辺機器が接続
されていると認識しないように構成したものである。
以下、本発明の本体機器と周辺機器との接続装置につい
て一実施例の図面とともに説明する。第２図は本発明の
一実施例を示すブロックダイヤグラムであり、図中第１
図と同−信号を付したものは第１図と同一機能を有する
ものを示している。
て一実施例の図面とともに説明する。第２図は本発明の
一実施例を示すブロックダイヤグラムであり、図中第１
図と同−信号を付したものは第１図と同一機能を有する
ものを示している。
そして７は周辺機器Ｃの電源６が実際に周辺機器Ｃに供
給されているか否かを°検出する検出回路である。
給されているか否かを°検出する検出回路である。
尚、ＩＤコード発生回路３はＩＤコード発生部３！Ｌと
アンド回路３ｂによって構成されており、アンド回路３
ｂは検出回路７からの出力とＩＤコード発生部３ａから
のＩＤコードとを入力とし、両者が同時に入力されてい
るときのみＩｎコードを出力するように構成されている
。
アンド回路３ｂによって構成されており、アンド回路３
ｂは検出回路７からの出力とＩＤコード発生部３ａから
のＩＤコードとを入力とし、両者が同時に入力されてい
るときのみＩｎコードを出力するように構成されている
。
したがって、上記実施例によれば本体機器ムに内装され
た中央処理装置１からのアドレス信号が特定のものにな
りアドレスデコード回路２よジブコード信号が現われＩ
Ｄコード発生回路３のＩＤコード発生部３ａよりＩＤコ
ードが出力されたとしても周辺回路Ｃに実際に電源が供
給されていない場合には検出回路７よジ所定の出力が現
われないため、上記ＩＤコードが中央処理装置１に取込
まれることがなく、したがって周辺回路Ｃが接続された
ことを認識しないことになる。そのため、周辺回路Ｃに
実際に電源が供給されていない場合には中央処理装置１
より無駄にデータを伝送することもなく電力面、処理時
間面できわめて有利である。
た中央処理装置１からのアドレス信号が特定のものにな
りアドレスデコード回路２よジブコード信号が現われＩ
Ｄコード発生回路３のＩＤコード発生部３ａよりＩＤコ
ードが出力されたとしても周辺回路Ｃに実際に電源が供
給されていない場合には検出回路７よジ所定の出力が現
われないため、上記ＩＤコードが中央処理装置１に取込
まれることがなく、したがって周辺回路Ｃが接続された
ことを認識しないことになる。そのため、周辺回路Ｃに
実際に電源が供給されていない場合には中央処理装置１
より無駄にデータを伝送することもなく電力面、処理時
間面できわめて有利である。
以上実施例より明らかなように本発明の接続装置は周辺
回路に実際に電源が供給されているか否かを検出する検
出回路を設け、この検出回路によって実際に電源が供給
されているときのみ周辺回路専用のＩＤコードを本体機
器の中央処理装置に伝送するように構成したものそあり
、周辺回路の電源が極端に消耗して実質的に周辺回路に
電源が供給されないような状態のときゃ上記周辺回路の
７１・−。
回路に実際に電源が供給されているか否かを検出する検
出回路を設け、この検出回路によって実際に電源が供給
されているときのみ周辺回路専用のＩＤコードを本体機
器の中央処理装置に伝送するように構成したものそあり
、周辺回路の電源が極端に消耗して実質的に周辺回路に
電源が供給されないような状態のときゃ上記周辺回路の
７１・−。
電源が完全に取除かれていて上記周辺回路に電源が供給
されていない場合には上記周辺回路専用のＩＤコードが
本体機器の中央処理装置に伝送されないため、上記処理
装置が周辺機器が接続されていないと判定し、したがっ
て、上記処理装置に不要なデータを伝送することがなく
実用上きわめて有利なものである。
されていない場合には上記周辺回路専用のＩＤコードが
本体機器の中央処理装置に伝送されないため、上記処理
装置が周辺機器が接続されていないと判定し、したがっ
て、上記処理装置に不要なデータを伝送することがなく
実用上きわめて有利なものである。
第１図は従来の接続装置の概略ブロックダイヤグラム、
第２図は本発明の接続装置における一実施例の概略ブロ
ックダイヤグラムである。 Ａ・・・・・・本体機器、Ｂ・・・・・・接続回路、Ｃ
・・・・・・周辺機器、１・・・・・・中央処理装置、
２・・・・・・アドレスデコード回路、３・・・・・・
ＩＤコード発生回路、４・・・・・・電源オン、オフ回
路、５，６・・・・・・電源、７・・・・・・検出回路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名？ｉ
ｌ昭５８−１０５３２４（３）
第２図は本発明の接続装置における一実施例の概略ブロ
ックダイヤグラムである。 Ａ・・・・・・本体機器、Ｂ・・・・・・接続回路、Ｃ
・・・・・・周辺機器、１・・・・・・中央処理装置、
２・・・・・・アドレスデコード回路、３・・・・・・
ＩＤコード発生回路、４・・・・・・電源オン、オフ回
路、５，６・・・・・・電源、７・・・・・・検出回路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名？ｉ
ｌ昭５８−１０５３２４（３）
Claims (1)
- 第１の電源で動作する、中央処理装置を備えた本体機器
と、この本体機器に接続可能で、かつ第２の電源で動作
する周辺機器と、上記本体機器内の中央処理装置によっ
て得られたアドレス信号をデコードするアドレスデコー
ド回路と、上記アドレスデコード回路の出力信号によっ
て、どのような周辺機器が接続されているかを上記本体
機器の中央処理装置が認識できる周辺機器固有のデータ
を発生するＩｎコード発生回路と、上記第２の電源が周
辺機器に供給されていない事を検出する検出回路と、上
記第２の電源をオン、オフ制御する電源オン・オフ回路
とを備え、上記検出回路の出力信号によって上記周辺機
器固有のデータの発生を禁止するように構成したことを
特徴とする本体機器と周辺機器との接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20437781A JPS58105324A (ja) | 1981-12-16 | 1981-12-16 | 本体機器と周辺機器との接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20437781A JPS58105324A (ja) | 1981-12-16 | 1981-12-16 | 本体機器と周辺機器との接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105324A true JPS58105324A (ja) | 1983-06-23 |
Family
ID=16489509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20437781A Pending JPS58105324A (ja) | 1981-12-16 | 1981-12-16 | 本体機器と周辺機器との接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134725A (ja) * | 1985-12-06 | 1987-06-17 | Nec Corp | 計算機システムの装置構成認識方式 |
| US5047359A (en) * | 1985-12-17 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Method of implanting into the sidewall of a trench by rotating the wafer |
| EP0642074A1 (en) * | 1993-09-08 | 1995-03-08 | International Business Machines Corporation | Method and apparatus for a timer integrated power management element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518749A (en) * | 1978-07-27 | 1980-02-09 | Toshiba Corp | Actuation control method of terminal equipment |
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
-
1981
- 1981-12-16 JP JP20437781A patent/JPS58105324A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518749A (en) * | 1978-07-27 | 1980-02-09 | Toshiba Corp | Actuation control method of terminal equipment |
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5697123A (en) * | 1979-12-29 | 1981-08-05 | Fujitsu Ltd | Terminal control device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134725A (ja) * | 1985-12-06 | 1987-06-17 | Nec Corp | 計算機システムの装置構成認識方式 |
| JPH0510698B2 (ja) * | 1985-12-06 | 1993-02-10 | Nippon Electric Co | |
| US5047359A (en) * | 1985-12-17 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Method of implanting into the sidewall of a trench by rotating the wafer |
| EP0642074A1 (en) * | 1993-09-08 | 1995-03-08 | International Business Machines Corporation | Method and apparatus for a timer integrated power management element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227243A (ja) | 伝送制御方式 | |
| ES8603095A1 (es) | Una disposicion de arquitectura de linea general interna para una instalacion de calculo electronico digital de alta velocidad | |
| JPS58105324A (ja) | 本体機器と周辺機器との接続装置 | |
| JPH0365899A (ja) | 車載用オーディオ装置 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| JP3762005B2 (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| JPS6113251B2 (ja) | ||
| CA1270576A (en) | Ic device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPS6130845A (ja) | シリアル転送装置 | |
| JP3228542B2 (ja) | 電源制御装置 | |
| JPS61161832A (ja) | 家庭内情報通信装置 | |
| JPH0520767B2 (ja) | ||
| JPS60215266A (ja) | 情報処理装置 | |
| JP3018373B2 (ja) | 情報処理装置 | |
| JPH04169921A (ja) | データバスバツフア制御方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPS60236548A (ja) | モデムの制御情報設定方式 | |
| KR19990041742A (ko) | 원거리 퍼스널 컴퓨터 시스템 제어장치 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPH0334007A (ja) | 電源監視装置 | |
| JPS62125418A (ja) | 処理装置の電源制御方式 | |
| JPH03263942A (ja) | Ｌａｎに用いられる電源制御方式 | |
| JPS62259122A (ja) | キ−ボ−ドリセツト方式 | |
| JPH0643976A (ja) | オンラインシステム | |
| JPH02280216A (ja) | データ処理装置のスタンバイ方式 |