JPH0728716A - Ｉ／ｏ制御方法 - Google Patents
Ｉ／ｏ制御方法Info
- Publication number
- JPH0728716A JPH0728716A JP5167663A JP16766393A JPH0728716A JP H0728716 A JPH0728716 A JP H0728716A JP 5167663 A JP5167663 A JP 5167663A JP 16766393 A JP16766393 A JP 16766393A JP H0728716 A JPH0728716 A JP H0728716A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- register
- reset
- control unit
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 Ｉ／Ｏ制御部で異常が発生しても、直ちに動
作停止とせず、中央処理部から適正な回復処理を行うこ
とを可能にすること。 【構成】 Ｉ／Ｏ制御部２中に、電源投入時のみリセッ
トされ、かつ異常発生時に異常内容がセットされるステ
ータスレジスタ２５を設けておく。Ｉ／Ｏ制御部は初期
復旧時にステータスレジスタを読み取り、電源投入から
の正常な初期復旧であることを確認して通常処理に移行
する。通常処理中にＩ／Ｏ制御部で異常が発生すると、
ステータスレジスタに要因をセットしローカルプロセッ
サ自身による自己リセットで初期復旧を行い、ステータ
スレジスタの内容をデータ転送制御部３を介して中央処
理部１へ報告する。中央処理部では異常要因に応じた回
復処理の指示をデータ転送部３を介してＩ／Ｏ制御部に
出す。
作停止とせず、中央処理部から適正な回復処理を行うこ
とを可能にすること。 【構成】 Ｉ／Ｏ制御部２中に、電源投入時のみリセッ
トされ、かつ異常発生時に異常内容がセットされるステ
ータスレジスタ２５を設けておく。Ｉ／Ｏ制御部は初期
復旧時にステータスレジスタを読み取り、電源投入から
の正常な初期復旧であることを確認して通常処理に移行
する。通常処理中にＩ／Ｏ制御部で異常が発生すると、
ステータスレジスタに要因をセットしローカルプロセッ
サ自身による自己リセットで初期復旧を行い、ステータ
スレジスタの内容をデータ転送制御部３を介して中央処
理部１へ報告する。中央処理部では異常要因に応じた回
復処理の指示をデータ転送部３を介してＩ／Ｏ制御部に
出す。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、無人化店舗等
に設置される端末装置において、それぞれがローカルプ
ロセッサにより制御される１つ以上のＩ／Ｏ（入出力）
制御部を一つの中央処理部が制御するようにしたＩ／Ｏ
制御方法に関し、特に、中央処理装置からの指示によっ
て各々のＩ／Ｏ制御部の異常回復処理を効率的に行うよ
うにしたＩ／Ｏ制御方法に関するものである。
に設置される端末装置において、それぞれがローカルプ
ロセッサにより制御される１つ以上のＩ／Ｏ（入出力）
制御部を一つの中央処理部が制御するようにしたＩ／Ｏ
制御方法に関し、特に、中央処理装置からの指示によっ
て各々のＩ／Ｏ制御部の異常回復処理を効率的に行うよ
うにしたＩ／Ｏ制御方法に関するものである。
【０００２】
【従来の技術】一般的にプロセッサバスに接続されるメ
モリやＩ／Ｏ制御部の異常防止手段には、特開昭６０−
１４４８５７号公報に記述されているような、バスバッ
ファを制御する回路を設けてノイズ等から保護する方法
や、接続線上のデータチェックの手段として特開昭６１
−１２３９６１号公報に記載されているものがあるが、
これらはいずれの場合も障害を発生させないことに主眼
をおいた方法であり、障害発生後の効率的な回復手段に
ついては全く考慮されていない。従来は、異常発生時に
はプロセッサをリセットして動作を停止させてしまうの
が普通であった。
モリやＩ／Ｏ制御部の異常防止手段には、特開昭６０−
１４４８５７号公報に記述されているような、バスバッ
ファを制御する回路を設けてノイズ等から保護する方法
や、接続線上のデータチェックの手段として特開昭６１
−１２３９６１号公報に記載されているものがあるが、
これらはいずれの場合も障害を発生させないことに主眼
をおいた方法であり、障害発生後の効率的な回復手段に
ついては全く考慮されていない。従来は、異常発生時に
はプロセッサをリセットして動作を停止させてしまうの
が普通であった。
【０００３】
【発明が解決しようとする課題】従来技術によると、Ｉ
／Ｏ制御部が中央処理部とは別の独立したプロセッサで
制御されている制御装置では、Ｉ／Ｏ制御部でプロセッ
サ暴走やメモリパリティエラー等の異常が発生したした
場合には、異常内容に係わりなく直ちに該当するＩ／Ｏ
制御部が動作停止となってしまうため、中央処理部から
効率的に適正な回復処理を行うことはできないという問
題点があった。
／Ｏ制御部が中央処理部とは別の独立したプロセッサで
制御されている制御装置では、Ｉ／Ｏ制御部でプロセッ
サ暴走やメモリパリティエラー等の異常が発生したした
場合には、異常内容に係わりなく直ちに該当するＩ／Ｏ
制御部が動作停止となってしまうため、中央処理部から
効率的に適正な回復処理を行うことはできないという問
題点があった。
【０００４】
【課題を解決するための手段】本発明は、上記問題点を
解消するために、電源投入時にのみリセットされ、かつ
異常発生時にその異常内容がセットされるステータスレ
ジスタを設け、Ｉ／Ｏ制御部は該ステータスレジスタの
状態により、初期復旧発生の要因を認識し、異常が発生
していた場合はその要因を中央処理部に報告し、中央処
理部から効率的で適正な回復処理を行うようにしてい
る。
解消するために、電源投入時にのみリセットされ、かつ
異常発生時にその異常内容がセットされるステータスレ
ジスタを設け、Ｉ／Ｏ制御部は該ステータスレジスタの
状態により、初期復旧発生の要因を認識し、異常が発生
していた場合はその要因を中央処理部に報告し、中央処
理部から効率的で適正な回復処理を行うようにしてい
る。
【０００５】
【作用】本発明によると、Ｉ／Ｏ制御部でメモリパリテ
ィエラーやプロセッサ暴走等の異常が発生すると、異常
発生要因をステータスレジスタに格納し、自己リセット
により初期復旧を行う。Ｉ／Ｏ制御部は初期復旧発生毎
にステータスレジスタを読み取り、正常な電源投入から
の初期復旧であれば（ステータスレジスタがリセットさ
れている）通常処理に移行し、異常発生後の初期復旧で
あれば（ステータスレジスタに異常発生要因が格納され
ている）ステータスレジスタの内容を中央処理部へ報告
し、中央処理部から異常要因に応じた回復手段で異常回
復を試みる。このようにすることによって、Ｉ／Ｏ制御
部で発生した異常を中央処理部から効率的に回復するこ
とができる。
ィエラーやプロセッサ暴走等の異常が発生すると、異常
発生要因をステータスレジスタに格納し、自己リセット
により初期復旧を行う。Ｉ／Ｏ制御部は初期復旧発生毎
にステータスレジスタを読み取り、正常な電源投入から
の初期復旧であれば（ステータスレジスタがリセットさ
れている）通常処理に移行し、異常発生後の初期復旧で
あれば（ステータスレジスタに異常発生要因が格納され
ている）ステータスレジスタの内容を中央処理部へ報告
し、中央処理部から異常要因に応じた回復手段で異常回
復を試みる。このようにすることによって、Ｉ／Ｏ制御
部で発生した異常を中央処理部から効率的に回復するこ
とができる。
【０００６】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１はパソコン、ワークステーション、端末
制御装置等に内蔵される本発明の機能ブロック図であ
る。図１において、１は中央処理部、２はＩ／Ｏ制御
部、３はデータ転送制御部、１１はメインプロセッサ、
１２はメインメモリ、１３は外部記憶装置、１４はメイ
ンプロセッサバス、２１はローカルプロセッサ、２２は
ローカルメモリ、２３はＩ／Ｏインタフェース部、２４
はＩ／Ｏ装置、２５はステータスレジスタ、２６はイニ
シャルプログラム格納用ＲＯＭ、２７はローカルプロセ
ッサバスを示している。ここで、ステータスレジスタ２
５は電源投入時以外はリセットされない構成となってい
る。このステータスレジスタの構成が本発明の最も特徴
とする点である。
説明する。図１はパソコン、ワークステーション、端末
制御装置等に内蔵される本発明の機能ブロック図であ
る。図１において、１は中央処理部、２はＩ／Ｏ制御
部、３はデータ転送制御部、１１はメインプロセッサ、
１２はメインメモリ、１３は外部記憶装置、１４はメイ
ンプロセッサバス、２１はローカルプロセッサ、２２は
ローカルメモリ、２３はＩ／Ｏインタフェース部、２４
はＩ／Ｏ装置、２５はステータスレジスタ、２６はイニ
シャルプログラム格納用ＲＯＭ、２７はローカルプロセ
ッサバスを示している。ここで、ステータスレジスタ２
５は電源投入時以外はリセットされない構成となってい
る。このステータスレジスタの構成が本発明の最も特徴
とする点である。
【０００７】図２は本発明のＩ／Ｏ制御方法における動
作フローチャートで示すものである。本発明におけるＩ
／Ｏ制御部の異常発生時の処理を図２のフローチャート
に沿って説明する。本装置に電源が投入される（ステッ
プ３１）と、ステータスレジスタ２５がリセットされる
（ステップ３２）。次いでＩ／Ｏ制御部２内のローカル
プロセッサ２１はリセットされる（ステップ３３）。次
に、ＲＯＭ２６に内蔵されたイニシャルプログラムによ
りステータスレジスタ２５を読み取り、ステータスレジ
スタ２５がクリア（リセット）されているか否かを判定
する（ステップ３４）。ステータスレジスタ２５がクリ
アされていることを確認（電源投入時は常にクリアされ
ている）すると、ローカルメモリ２２のリード／ライト
チェック、初期設定等を行った（ステップ３５）後、通
常の動作を行う（ステップ３６）。すなわち、中央処理
部１に対しデータ転送制御部３を介してＩ／Ｏ制御処理
用プログラムのダウンロードを要求する。中央処理部１
では、メインプロセッサ１１により外部記憶装置１３に
格納されているＩ／Ｏ制御処理用プログラムをデータ転
送制御部３を介して、Ｉ／Ｏ制御部２内のローカルメモ
リ２２へ転送する。転送終了後、ローカルプロセッサ２
１はＲＯＭ２６内のイニシャルプログラムからローカル
メモリ２２内のＩ／Ｏ制御処理プログラムに制御を移行
し、Ｉ／Ｏインタフェース部２３を介し接続されたＩ／
Ｏ装置２４の制御を開始する。
作フローチャートで示すものである。本発明におけるＩ
／Ｏ制御部の異常発生時の処理を図２のフローチャート
に沿って説明する。本装置に電源が投入される（ステッ
プ３１）と、ステータスレジスタ２５がリセットされる
（ステップ３２）。次いでＩ／Ｏ制御部２内のローカル
プロセッサ２１はリセットされる（ステップ３３）。次
に、ＲＯＭ２６に内蔵されたイニシャルプログラムによ
りステータスレジスタ２５を読み取り、ステータスレジ
スタ２５がクリア（リセット）されているか否かを判定
する（ステップ３４）。ステータスレジスタ２５がクリ
アされていることを確認（電源投入時は常にクリアされ
ている）すると、ローカルメモリ２２のリード／ライト
チェック、初期設定等を行った（ステップ３５）後、通
常の動作を行う（ステップ３６）。すなわち、中央処理
部１に対しデータ転送制御部３を介してＩ／Ｏ制御処理
用プログラムのダウンロードを要求する。中央処理部１
では、メインプロセッサ１１により外部記憶装置１３に
格納されているＩ／Ｏ制御処理用プログラムをデータ転
送制御部３を介して、Ｉ／Ｏ制御部２内のローカルメモ
リ２２へ転送する。転送終了後、ローカルプロセッサ２
１はＲＯＭ２６内のイニシャルプログラムからローカル
メモリ２２内のＩ／Ｏ制御処理プログラムに制御を移行
し、Ｉ／Ｏインタフェース部２３を介し接続されたＩ／
Ｏ装置２４の制御を開始する。
【０００８】通常の動作を行っているときに、Ｉ／Ｏ制
御部２内で、例えば、ローカルメモリ２２のワークエリ
アアクセス時のパリティエラー、プログラムフェッチ時
のパリティエラー、ローカルプロセッサ２１の暴走等の
異常が発生（ステップ３７）した場合、ローカルプロセ
ッサをリセットしなければならないが、本発明ではロー
カルプロセッサをリセットする前に、ステータスレジス
タ２５に異常内容をセット（ステップ３８）してからロ
ーカルプロセッサ２１をリセット（ステップ３３）して
初期復旧を行う。初期復旧後は再びＲＯＭ２６内のイニ
シャルプログラムによってステータスレジスタ２５を読
み取り、ステータスレジスタ２５がクリア（リセット）
されているか否かを判定する（ステップ３４）。
御部２内で、例えば、ローカルメモリ２２のワークエリ
アアクセス時のパリティエラー、プログラムフェッチ時
のパリティエラー、ローカルプロセッサ２１の暴走等の
異常が発生（ステップ３７）した場合、ローカルプロセ
ッサをリセットしなければならないが、本発明ではロー
カルプロセッサをリセットする前に、ステータスレジス
タ２５に異常内容をセット（ステップ３８）してからロ
ーカルプロセッサ２１をリセット（ステップ３３）して
初期復旧を行う。初期復旧後は再びＲＯＭ２６内のイニ
シャルプログラムによってステータスレジスタ２５を読
み取り、ステータスレジスタ２５がクリア（リセット）
されているか否かを判定する（ステップ３４）。
【０００９】ステップ３４の判定の結果、電源投入時で
はなく動作中に異常が発生してローカルプロセッサ２１
がリセットされた場合は、ステータスレジスタ２５はク
リアされていない（異常内容がセットされている）か
ら、その内容をデータ転送制御部３を介して中央処理部
１に転送する（ステップ３９）。中央処理部１では異常
内容のロギングを採取するとともに、異常内容に応じて
Ｉ／Ｏ制御処理プログラムエリアのパリティエラーであ
ればプログラムの再ダウンロード、ワークエリアのパリ
ティーエラーであればデータ転送制御部３を介してメモ
リクリアの指示を出す等の回復処理を実施する（ステッ
プ４０）。
はなく動作中に異常が発生してローカルプロセッサ２１
がリセットされた場合は、ステータスレジスタ２５はク
リアされていない（異常内容がセットされている）か
ら、その内容をデータ転送制御部３を介して中央処理部
１に転送する（ステップ３９）。中央処理部１では異常
内容のロギングを採取するとともに、異常内容に応じて
Ｉ／Ｏ制御処理プログラムエリアのパリティエラーであ
ればプログラムの再ダウンロード、ワークエリアのパリ
ティーエラーであればデータ転送制御部３を介してメモ
リクリアの指示を出す等の回復処理を実施する（ステッ
プ４０）。
【００１０】この回復処理を中央制御部１で、あらかじ
め定めたリトライ回数を実施しても異常状態が回復しな
い場合のみ、該当するＩ／Ｏ制御部２の動作を停止する
処理を行うことで、ローカルプロセッサ２１がノイズ等
の一時的要因で異常状態となった場合でも、ただちにシ
ステム停止とせずに回復を試みることが可能となる。ま
た、回復方法も異常要因によって判断できるため、多く
の時間を必要とするプログラムダウンロードを異常発生
毎に行う必要がない。また、本実施例では中央処理装置
に対し、Ｉ／Ｏ制御部が一つの構成で説明したが、Ｉ／
Ｏ制御部が複数であっても同様の制御が可能となる。
め定めたリトライ回数を実施しても異常状態が回復しな
い場合のみ、該当するＩ／Ｏ制御部２の動作を停止する
処理を行うことで、ローカルプロセッサ２１がノイズ等
の一時的要因で異常状態となった場合でも、ただちにシ
ステム停止とせずに回復を試みることが可能となる。ま
た、回復方法も異常要因によって判断できるため、多く
の時間を必要とするプログラムダウンロードを異常発生
毎に行う必要がない。また、本実施例では中央処理装置
に対し、Ｉ／Ｏ制御部が一つの構成で説明したが、Ｉ／
Ｏ制御部が複数であっても同様の制御が可能となる。
【００１１】
【発明の効果】本発明によると、異常状態を記憶するス
テータスレジスタは電源投入時にのみリセットされ、通
常動作時の異常発生ではリセットされないように構成さ
れているため、Ｉ／Ｏ制御部は初期復旧時にステータス
レジスタがクリア状態（リセット状態）になっているか
否かを確認するだけで、システムが運用中に異常が発生
し初期復旧が行われたのか、または電源投入時の正常な
初期復旧なのかを容易に認識することができる。これに
より、中央処理部はＩ／Ｏ制御部に対し、効率よく適正
な回復処理を容易に試みることが可能となる。
テータスレジスタは電源投入時にのみリセットされ、通
常動作時の異常発生ではリセットされないように構成さ
れているため、Ｉ／Ｏ制御部は初期復旧時にステータス
レジスタがクリア状態（リセット状態）になっているか
否かを確認するだけで、システムが運用中に異常が発生
し初期復旧が行われたのか、または電源投入時の正常な
初期復旧なのかを容易に認識することができる。これに
より、中央処理部はＩ／Ｏ制御部に対し、効率よく適正
な回復処理を容易に試みることが可能となる。
【図１】パソコン、ワークステーション、端末制御装置
等に内蔵される、本発明の機能ブロック図を示す。
等に内蔵される、本発明の機能ブロック図を示す。
【図２】本発明によるＩ／Ｏ制御方法のフローチャート
を示す。
を示す。
１ 中央処理部 ２ Ｉ／Ｏ制御部 ３ データ転送制御部 １１ メインプロセッサ １２ メインメモリ １３ 外部記憶装置 １４ メインプロセッサバス ２１ ローカルプロセッサ ２２ ローカルメモリ ２３ Ｉ／Ｏインタフェース部 ２４ Ｉ／Ｏ装置 ２５ ステータスレジスタ ２６ イニシャルプログラム格納用ＲＯＭ ２７ ローカルプロセッサバス
Claims (2)
- 【請求項１】 メインプロセッサにより制御される中央
処理部とＩ／Ｏ装置を制御する少なくとも１つのＩ／Ｏ
制御部とを具備するシステムにおけるＩ／Ｏ制御方法に
おいて、上記Ｉ／Ｏ制御部は、電源投入時および異常発
生時にリセットされるローカルプロセッサと、電源投入
時にのみリセットされ異常発生時にその異常内容がセッ
トされるレジスタを有し、上記レジスタの状態によって
ローカルプロセッサのリセットの要因が電源投入による
ものなのか異常発生によるものなのかを認識し、該認識
の結果、ローカルプロセッサのリセットの要因が異常発
生によるものであった場合に、該レジスタの内容を上記
中央処理部に報告し、上記中央処理部から上記レジスタ
の内容に応じた制御を行うことにより必要な回復処理を
行うようにしたことを特徴とするＩ／Ｏ制御方法。 - 【請求項２】 請求項１記載のＩ／Ｏ制御方法におい
て、上記中央処理部からの回復処理は予め決められた回
数行い、それで回復しない場合にのみ上記Ｉ／Ｏ制御部
の動作を停止するようにしたことを特徴とするＩ／Ｏ制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167663A JPH0728716A (ja) | 1993-07-07 | 1993-07-07 | Ｉ／ｏ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167663A JPH0728716A (ja) | 1993-07-07 | 1993-07-07 | Ｉ／ｏ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728716A true JPH0728716A (ja) | 1995-01-31 |
Family
ID=15853925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5167663A Pending JPH0728716A (ja) | 1993-07-07 | 1993-07-07 | Ｉ／ｏ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728716A (ja) |
-
1993
- 1993-07-07 JP JP5167663A patent/JPH0728716A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181940A (en) | Multiprocessor for providing fault isolation test upon itself | |
| JPH1091289A (ja) | メモリの初期化装置及び方法 | |
| JPH0728716A (ja) | Ｉ／ｏ制御方法 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP2004064866A (ja) | モータドライブ制御装置 | |
| JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
| JPS6343771B2 (ja) | ||
| JPS61160106A (ja) | シ−ケンス制御装置 | |
| JPH06131207A (ja) | 入出力装置の故障制御方法 | |
| JPH0814794B2 (ja) | 割込み処理方法 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPS6127000A (ja) | Ｒａｍの検査方法 | |
| JPH10133958A (ja) | 通信装置制御回路 | |
| JPS59231798A (ja) | デ−タ処理装置 | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPH0784890A (ja) | 制御情報の二重化方式 | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH06103098A (ja) | 情報処理装置 | |
| JP2001202202A (ja) | ディスク制御装置及びプログラムを記録した記録媒体 | |
| JPS5883398A (ja) | 主メモリ情報訂正方式 | |
| JPS63228339A (ja) | 命令処理装置の試験方式 | |
| JPS59212967A (ja) | プログラム暴走監視方式 | |
| JPS5829062A (ja) | マイクロコンピユ−タシステム | |
| JPH06110859A (ja) | 二重化システム状態認識回路 | |
| JPS63268333A (ja) | デ−タ受信制御装置 |